- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄369842 > LSIFC929X LSIFC929X dual channel fibre solutions PDF資料下載
參數(shù)資料
| 型號： | LSIFC929X |
| 英文描述： | LSIFC929X dual channel fibre solutions |
| 中文描述： | LSIFC929X雙通道光纖解決方案 |
| 文件頁數(shù)： | 60/144頁 |
| 文件大小： | 1496K |
| 代理商： | LSIFC929X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當(dāng)前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
5-4
Registers
5.3.1 Support for PCI Cache Line Size Register
The LSIFC909 supports the PCI specification for an 8-bit
Cache Line
Size
register in PCI configuration space; it can sense and react to
nonaligned addresses corresponding to cache line boundaries.
5.3.2 Selection of Cache Line Size
The cache logic will select a cache line size based on the value specified
in the
Cache Line Size
register.
Note:
If an illegal value is specified in the PCI
Cache Line Size
register (something other than 2, 4, 8, 16, 32, 64, or 128),
caching is disabled. Otherwise, the LSIFC909 uses this
value for all aligned burst data transfers.
5.3.3 Memory Write and Invalidate Command
The Memory Write and Invalidate command is identical to the Memory
Write command, except that it additionally guarantees a minimum
transfer of one complete cache line; i.e., the master intends to write all
bytes within the addressed cache line in a single PCI transaction, unless
interrupted by the target. This command requires implementation of the
PCI
Cache Line Size
register at address 0x0C in the PCI configuration
space.
5.3.3.1 Alignment
The LSIFC909 uses the calculated line size value to monitor the current
address for alignment to the cache line size. When it is not aligned, the
chip attempts to align to the cache boundary by using a noncache
command.
For nonaligned initial addresses, the chip will execute a burst to bring the
address counter to an aligned value. Once a cache line boundary is
reached, the chip will use the cache line size as the burst size from then
on, except in the case of
Multiple Cache Line Transfers
. The alignment
process is finished at this point. Memory Write and Invalidate commands
are issued when the following conditions are met:
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LSIU160 | LSIU160 Ultra160 SCSI host adapter |
| LSIU40HVD | LSIU40HVD PCI to Dual Channel SCSI host adapter user＇s guide v2.2 8/02 |
| LSIU40SE | LSIU40SE Dual Channel PCI to Ultra SCSI host adapter user＇s guide v2.2 8/02 |
| LSIU80LVD | LSIU80LVD Ultra2 LVD SCSI host adapter |
| LSM615G | Schottky Rectifier |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LSIFC929XL | 制造商:LSI Corporation 功能描述:2GB PCI-X TO DUAL CHANNEL - Bulk |
| LSIFC949X | 制造商:LSI Corporation 功能描述:PCI-X TO DUAL CHANNEL - Bulk |
| LSIFC949X A0 | 制造商:LSI 功能描述: 制造商:LSI Corporation 功能描述: |
| LSIFC949X A1 | 制造商:LSI 功能描述: 制造商:LSI Corporation 功能描述: |
| LSIR3331 | 制造商:LIGITEK 制造商全稱:LIGITEK electronics co., ltd. 功能描述:INFRARED EMITTING DIODES |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。