t
參數(shù)資料
型號： LFX125EB-03F256I
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 53/119頁
文件大?。?/td> 0K
描述： IC FPGA 139K GATES 256-BGA
標準包裝： 90
系列： ispXPGA®
邏輯元件/單元數(shù)： 1936
RAM 位總計： 94208
輸入/輸出數(shù)： 160
門數(shù)： 139000
電源電壓： 2.3 V ~ 3.6 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 105°C
封裝/外殼： 256-BGA
供應商設備封裝： 256-FPBGA（17x17）
Lattice Semiconductor
ispXPGA Family Data Sheet
35
ispXPGA 200B/C & ispXPGA 200EB/EC PIC Timing Parameters
Reset/Set
tLASSRO
Asynchronous Set/Reset to Output
—
1.09
—
1.17
—
1.35
ns
tLASSRPW
Asynchronous Set/Reset Pulse Width
4.19
—
4.50
—
5.18
—
ns
tLASSRR
Asynchronous Set/Reset Recovery
—
0.51
—
0.55
—
0.63
ns
tLSSR_S
Synchronous Set/Reset Setup Time
-0.03
—
-0.03
—
-0.03
—
ns
tLSSR_H
Synchronous Set/Reset Hold Time
0.03
—
0.03
—
0.03
—
ns
1. Only available for ispXPGA 200B and ispXPGA 200EB (2.5V/3.3V) devices.
Timing v.0.3
2. tLCTHRUL quoted bit by bit.
Parameter
Description
-5
1
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
Register/Latch Delays
tIO_CO
Register Clock to Output Delay
—
0.93
—
1.00
—
1.15
ns
tIO_S
Register Setup Time (Data before Clock)
0.05
—
0.05
—
0.06
—
ns
tIO_H
Register Hold Time (Data after Clock)
0.06
—
0.06
—
0.07
—
ns
tIOCE_S
Register Clock Enable Setup Time
-0.03
—
-0.03
—
-0.03
—
ns
tIOCE_H
Register Clock Enable Hold Time
0.13
—
0.15
—
ns
tIO_GO
Latch Gate to Output Delay
—
0.72
—
0.77
—
0.89
ns
tIOL_S
Latch Setup Time
0.05
—
0.05
—
0.06
—
ns
tIOL_H
Latch Hold Time
0.06
—
0.06
—
0.07
—
ns
tIOLPD
Latch Propagation Delay (Transparent Mode)
—
0.09
—
0.10
—
0.12
ns
tIOASRO
Asynchronous Set/Reset to Output
—
1.04
—
1.12
—
1.29
ns
tIOASRPW
Asynchronous Set/Reset Pulse Width
4.19
—
4.50
—
5.18
—
ns
tIOASRR
Asynchronous Set/Reset Recovery Time
—
0.23
—
0.25
—
0.29
ns
Input/Output Delays
tIOBUF
Output Buffer Delay
—
0.97
—
1.04
—
1.20
ns
tIOIN
Input Buffer Delay
—
0.60
—
0.64
—
0.74
ns
tIOEN
Output Enable Delay
—
0.53
—
0.57
—
0.66
ns
tIODIS
Output Disable Delay
—
-0.13
—
-0.12
—
-0.10
ns
tIOFT
Feed-thru Delay
—
0.19
—
0.20
—
0.23
ns
1. Only available for ispXPGA 200B and ispXPGA 200EB (2.5V/3.3V) devices.
Timing v.0.3
ispXPGA 200B/C & ispXPGA 200EB/EC PFU Timing Parameters (Cont.)
Over Recommended Operating Conditions
Parameter
Description
-5
1
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
SELECT
DEVICES
DISCONTINUED
相關PDF資料
PDF描述
EMC65DREH-S734 CONN EDGECARD 130POS .100 EYELET
ASC40DRTN-S734 CONN EDGECARD 80POS DIP .100 SLD
LFX125EB-04FN256C IC FPGA 139K GATES 256-BGA
ASC40DRTH-S734 CONN EDGECARD 80POS DIP .100 SLD
LFX125EB-03FN256I IC FPGA 139K GATES 256-BGA
相關代理商/技術參數(shù)
參數(shù)描述
LFX125EB-03F516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 139K 176 I/O ispJTAG RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-03F516I 功能描述:FPGA - 現(xiàn)場可編程門陣列 139K 176 I/O ispJTAG RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-03FH516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 Use LFX125EB-03F516C RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-03FH516I 功能描述:FPGA - 現(xiàn)場可編程門陣列 Use LFX125EB-03F516I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX125EB-03FN256C 功能描述:FPGA - 現(xiàn)場可編程門陣列 E-Ser139K Gt ispJTAG 2.5/3.3V -3 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*