- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373065 > K4S161622E (SAMSUNG SEMICONDUCTOR CO. LTD.) 1M x 16 SDRAM PDF資料下載
參數(shù)資料
| 型號： | K4S161622E |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 1M x 16 SDRAM |
| 中文描述： | 100萬× 16內(nèi)存 |
| 文件頁數(shù)： | 29/42頁 |
| 文件大?。?/td> | 675K |
| 代理商： | K4S161622E |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
CMOS SDRAM
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
K4S161622E
Rev 0.2 Oct. '02
Page Read & Write Cycle at Same Bank @Burst Length=4
HIGH
Row Active
(A-Bank)
Read
(A-Bank)
Write
(A-Bank)
Precharge
(A-Bank)
: Don't care
*Note :
1. To write data before burst read ends, DQM should be asserted three cycle prior to write
command to avoid bus contention.
2. Row precharge will interrupt writing. Last data input, t
RDL
before Row precharge, will be written.
3. DQM should mask invalid input data on precharge command cycle when asserting precharge
before end of burst. Input data after Row precharge cycle will be masked internally.
Read
(A-Bank)
tRCD
*Note 2
tRDL
*Note 1
*Note 3
tCDL
Qa0
Qa1
Qb0
Qb1
Qb2
Qa0
Qa1
Qb0
Qb1
Dc0
Dc1
Dd0
Dd1
Dc0
Dc1
Dd0
Dd1
Write
(A-Bank)
BA
A
10
/AP
CL=2
CL=3
DQ
ADDR
CAS
RAS
CS
CKE
CLOCK
WE
DQM
Ra
Ca0
Cb0
Cc0
Cd0
Ra
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| K4S161622E-TC10 | 1M x 16 SDRAM |
| K4S161622E-TC55 | 1M x 16 SDRAM |
| K4S161622E-TC60 | 1M x 16 SDRAM |
| K4S161622E-TC70 | 1M x 16 SDRAM |
| K4S161622E-TC80 | 1M x 16 SDRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| K4S161622E-TC10 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:1M x 16 SDRAM |
| K4S161622E-TC55 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:1M x 16 SDRAM |
| K4S161622ETC60 | 制造商:SAMSUNG 功能描述:NEW |
| K4S161622E-TC60 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:1M x 16 SDRAM |
| K4S161622E-TC70 | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:1M x 16 SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。