- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19687 > ISPLSI 1032EA-170LT100 (Lattice Semiconductor Corporation)IC PLD ISP 64I/O 5NS 100TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | ISPLSI 1032EA-170LT100 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 4/16頁 |
| 文件大小： | 0K |
| 描述： | IC PLD ISP 64I/O 5NS 100TQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | ispLSI® 1000EA |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時(shí)間 tpd(1)： | 5.0ns |
| 電壓電源 - 內(nèi)部： | 4.75 V ~ 5.25 V |
| 邏輯元件/邏輯塊數(shù)目： | 32 |
| 門數(shù)： | 6000 |
| 輸入/輸出數(shù)： | 64 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應(yīng)商設(shè)備封裝： | 100-TQFP（14x14） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI1032EA-170LT100 |
12
Specifications ispLSI 1032EA
USE
ispMA
CH
4A5
FOR
NEW
5V
DESIGNS
ispLSI 1032EA Timing Model
GLB Reg
Delay
I/O Pin
(Output)
ORP
Delay
0491/1032EA
Feedback
#47
Reg 4 PT Bypass
20 PT
XOR Delays
Control
PTs
Input
Register
Clock
Distribution
I/O Pin
(Input)
Y0
Y1,2,3
D
Q
GRP4
GLB Reg Bypass
ORP Bypass
DQ
RST
RE
OE
CK
I/O Reg Bypass
I/O Cell
ORP
GLB
GRP
I/O Cell
#23 - 27
#30
#35
#34
Comb 4 PT Bypass
#36 - 38
#56 - 59
#44 - 46
#55
#54
#48
#49
Reset
Ded. In
GOE 0,1
#28
#22
RST
#60
#39
#40 - 43
#52, 53
#50, 51
GRP Loading
Delay
#29, 31 - 33
Derivations of
tsu, th and tco from the Product Term Clock1
=
tsu
Logic + Reg su - Clock (min)
(
tiobp + tgrp4 + t20ptxor) + (tgsu) - (tiobp + tgrp4 + tptck(min))
(#22 + #30 + #37) + (#40) - (#22 + #30 + #46)
(0.3 + 1.5 + 1.9) + (0.2) - (0.3 + 1.5 + 1.5)
0.6
1.6
7.4
0.8
1.4
7.2
=
th
Clock (max) + Reg h - Logic
(
tiobp + tgrp4 + tptck(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
(#22 + #30 + #46) + (#41) - (#22 + #30 + #37)
(0.3 + 1.5 + 2.5) + (1.0) - (0.3 + 1.5 + 1.9)
=
tco
Clock (max) + Reg co + Output
(
tiobp + tgrp4 + tptck(max)) + (tgco) + (torp + tob)
(#22 + #30 + #46) + (#42) + (#48 + #50)
(0.3 + 1.5 + 2.5) + (1.4) + (0.8 + 0.9)
Table 2-0042a/1024EA
v.2.5
Derivations of
tsu, th and tco from the Clock GLB 1
=
tsu
Logic + Reg (setup) - Clock (min)
(
tiobp + tgrp4 + t20ptxor) + (tgsu) - (tgy0(min) + tgco + tgcp(min))
(#22 + #30 + #37) + (#40) - (#55 + #42 + #57)
(0.3 + 1.5 + 1.9) + (0.2) - (0.9 + 1.4 + 0.8)
=
th
Clock (max) + Reg (hold) - Logic
(
tgy0(max) + tgco + tgcp(max)) + (tgh) - (tiobp + tgrp4 + t20ptxor)
(#55 + #42 + #57) + (#41) - (#22 + #30 + #37)
(0.9 + 1.4 + 1.8) + (1.0) - (0.3 + 1.5 + 1.9)
=
tco
Clock (max) + Reg (clock-to-out) + Output
(
tgy0(max) + tgco + tgcp(max)) + (tgco) + (torp + tob)
(#55 + #42 + #57) + (#42) + (#48 + #50)
(0.9 + 1.4 + 1.8) + (1.4) + (0.8 + 0.9)
1. Calculations are based upon timing specifications for the ispLSI 1032EA-200.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ABM31DTAN-S189 | CONN EDGECARD 62POS R/A .156 SLD |
| RGM06DRSD | CONN EDGECARD 12POS DIP .156 SLD |
| M5LV-128/120-10YI | IC CPLD 128MC 120I/O 160PQFP |
| 183-015-213R181 | CONN DB15 FEMAL .590" R/A NICKEL |
| MIC5206-3.0BMM TR | IC REG LDO 3V .15A 8-MSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ispLSI1032EA-170LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1032EA-200 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1032EA-200LT100 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI103L-80LJ | 制造商:LATT 功能描述: |
| ISPLSI1048-50LG/883 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Electrically-Erasable Complex PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。