
CONTENTS
3.2 Processor Architecture
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 22
3.2.1 Bus Control Logic
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 23
3.2.2 Data Interface and Control Unit
ààààààààààààààààààààààààààààààààààààààààààààààààààà 23
3.2.3 Floating Point Unit
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 23
3.3 System Configuration
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 23
3.3.1 Bus Cycle Tracking
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 24
3.3.2 MCP Addressing
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 24
3.3.3 Function Select
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 24
3.3.4 CPU/MCP Synchronization
ààààààààààààààààààààààààààààààààààààààààààààààààààààààà 24
3.3.5 Synchronous or Asynchronous Modes
àààààààààààààààààààààààààààààààààààààààààààà 25
3.3.6 Automatic Bus Cycle Termination
ààààààààààààààààààààààààààààààààààààààààààààààààà 25
3.4 Bus Operation
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 25
3.4.1 Nonpipelined Bus Cycles
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 26
3.4.1.1 Write Cycle
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 26
3.4.1.2 Read Cycle
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 26
3.4.2 Pipelined Bus Cycles
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 27
3.4.3 Bus Cycles of Mixed Type
àààààààààààààààààààààààààààààààààààààààààààààààààààààààà 28
3.4.4 BUSY
Y
and PEREQ Timing Relationship
ààààààààààààààààààààààààààààààààààààààààà 28
PAGE
4.0 ELECTRICAL DATA
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 30
4.1 Absolute Maximum Ratings
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 30
4.2 DC Characteristics
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 30
4.3 AC Characteristics
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 31
5.0 Intel387
TM
DX MCP EXTENSIONS TO THE Intel386
TM
DX CPU INSTRUCTION
SET
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 36
APPENDIX ADCOMPATIBILITY BETWEEN THE 80287 MCP AND THE 8087
ààààààààààààà A-1
FIGURES
Figure 0.1 Intel387
TM
DX Math Coprocessor Block Diagram
ààààààààààààààààààààààààààààààààààà 1
Figure 1.1 Intel386
TM
DX Microprocessor and Intel387
TM
DX Math Coprocessor Register
Set
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 5
Figure 2.1 Intel387
TM
DX MCP Tag Word
àààààààààààààààààààààààààààààààààààààààààààààààààààààà 8
Figure 2.2 MCP Status Word
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 9
Figure 2.3 Protected Mode Intel387
TM
DX MCP Instruction and Data Pointer Image in
Memory, 32-Bit Format
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 12
Figure 2.4 Real Mode Intel387
TM
DX MCP Instruction and Data Pointer Image in Memory, 32-
Bit Format
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 13
Figure 2.5 Protected Mode Intel387
TM
DX MCP Instruction and Data Pointer Image in
Memory, 16-Bit Format
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 13
Figure 2.6 Real Mode Intel387
TM
DX MCP Instruction and Data Pointer Image in Memory, 16-
Bit Format
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 13
Figure 2.7 Intel387
TM
DX MCP Control Word
ààààààààààààààààààààààààààààààààààààààààààààààààà 14
Figure 3.1 Intel387
TM
DX MCP Pin Configuration
ààààààààààààààààààààààààààààààààààààààààààààà 19
3
3