- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377488 > IDT82V3288BCG (INTEGRATED DEVICE TECHNOLOGY INC) WAN PLL PDF資料下載
參數(shù)資料
| 型號： | IDT82V3288BCG |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 通信及網(wǎng)絡(luò) |
| 英文描述： | WAN PLL |
| 中文描述： | SPECIALTY TELECOM CIRCUIT, PBGA208 |
| 封裝： | GREEN, PLASTIC, CABGA-208 |
| 文件頁數(shù)： | 47/170頁 |
| 文件大小： | 1053K |
| 代理商： | IDT82V3288BCG |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當(dāng)前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁
IDT82V3288
WAN PLL
Functional Description
47
June 22, 2006
3.17
POWER SUPPLY FILTERING TECHNIQUES
Figure 14. IDT82V3288 Power Decoupling Scheme
To achieve optimum jitter performance, power supply filtering is
required to minimize supply noise modulation of the output clocks. The
common sources of power supply noise are switch power supplies and
the high switching noise from the outputs to the internal PLL. The
82V3288 provides separate VDDA power pins for the internal analog
PLL, VDD_DIFF, VDD_155 and VDD_622 for the high-speed output
driver circuits and VDDD and VDD_AMI pins for the core logic as well as
I/O driver circuits.
To minimize switching power supply noise generated by the switch-
ing regulator, the power supply output should be filtering with sufficient
bulk capacity to minimize ripple and 0.1 uF (0402 case size, ceramic)
capacitors to filter out the switching transients.
For the 82V3288, the decoupling for VDDA, VDD_DIFF, VDD_155,
VDD_622, VDD_AMI and VDDD are handled individually. VDDA,
VDD_DIFF, VDD_155, VDD_622, VDD_AMI and VDDD should be indi-
vidually connected to the power supply plane through vias, and bypass
capacitors should be used for each pin. Figure 14 illustrated how bypass
capacitor and ferrite bead should be connected to power pins.
The analog and high-speed output driver circuits power supply
VDDA, VDD_DIFF, VDD_155 and VDD_622 should have low imped-
ance. This can be achieved by using one 10 uF (1210 case size,
ceramic) and at least sixteen 0.1 uF (0402 case size, ceramic) capaci-
tors in parallel. The 0.1 uF (0402 case size, ceramic) capacitors must be
placed right next to the VDDA, VDD_DIFF, VDD_155 and VDD_622 pins
as close as possible. Note that the 10 uF capacitor must be of 1210
case size, and it must be ceramic for lowest ESR (Effective Series
Resistance) possible. The 0.1uF should be of case size 0402, this offers
the lowest ESL (Effective Series Inductance) to achieve low impedance
towards the high speed range.
For VDDD and VDD_AMI, at least twenty-seven 0.1 uF (0402 case
size, ceramic) and one 10 uF (1210 case size, ceramic) capacitors are
recommended. The 0.1 uF capacitors should be placed as close to the
VDDD and VDD_AMI pins as possible.
Please refer to evaluation board schematic for details.
3.3V
IDT82V3288
3.3V
10
μ
F
GND
VDDA
VDDD
SLF7028T-100M1R1
0.1
μ
F
10
μ
F
VDD_DIFF
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
0.1
μ
F
VDD_AMI
VDD_155
VDD_622
16 0.1uF capacitors
27 0.1uF capacitors
D2, D4, E2,
K4, L4, A6,
D7, D8
R9, R10,
R12, R13
M2, N2
R6, R7
P3, T3
F2, F4, G3, J1, K2, H2,
H3, M13, M16, N13, P14,
F16, H16, J13, K13, K16,
A10, D12, D13, F14, A8,
B8, D10, A2, A4
B1, B3, B5, B7, B9, C2,
C7, C8, D1, D5, D6, D9,
D11, E4, E13, F13, G2,
G4, G7, G8, G9, G10,
G13, G15, H1, H4, H7,
H8, H9, H10, H13, H14,
J2, J4, J7, J8, J9, J10,
J15, K3, K7, K8, K9, K10,
K14, L13, L15, M3, M4,
M14, N3, N4, N5, N6, N7,
N8, N9, N10, N11, N12,
N15, P1, P2, P5, P6, P7,
P8, P9, P10, R3, R5, R8,
R11, R15, T5, T8, T11,
T14
SLF7028T-100M1R1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT85304-01 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT85304 | LOW SKEW, 1-TO-5 DIFFERENTIAL-TO-3.3V LVPECL FANOUT BUFFER |
| IDT88P8344 | SPI EXCHANGE 4 x SPI-3 TO SPI-4 Issue 1.0 |
| IDT88P8344BHGI | SPI EXCHANGE 4 x SPI-3 TO SPI-4 Issue 1.0 |
| IDTAMB0480 | ADVANCED MEMORY BUFFER FOR FULLY BUFFERED DIMM MODULES |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V3352 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:SYNCHRONOUS ETHERNET WAN PLL |
| IDT82V3355DKG | 功能描述:IC PLL WAN SYNC ETH 64-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| IDT82V3355DKG8 | 功能描述:IC PLL WAN SYNC ETH 64-TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
| IDT82V3355EDG | 功能描述:IC PLL WAN SYNC ETHERNET 64TQFP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時鐘緩沖器/驅(qū)動器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。