- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄9898 > IDT72V2113L7-5PF8 (IDT, Integrated Device Technology Inc)IC FIFO SUPERSYNCII 7-5NS 80TQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | IDT72V2113L7-5PF8 |
| 廠商： | IDT, Integrated Device Technology Inc |
| 文件頁數(shù)： | 27/46頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FIFO SUPERSYNCII 7-5NS 80TQFP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 系列： | 72V |
| 功能： | 同步 |
| 存儲(chǔ)容量： | 4.7Mb（262k x 18） |
| 訪問時(shí)間： | 5ns |
| 電源電壓： | 3.15 V ~ 3.45 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 80-LQFP |
| 供應(yīng)商設(shè)備封裝： | 80-TQFP（14x14） |
| 包裝： | 帶卷 (TR) |
| 其它名稱： | 72V2113L7-5PF8 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁當(dāng)前第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁
33
IDT72V263/273/283/293/103/113 3.3V HIGH DENSITY SUPERSYNC IITM NARROW BUS FIFO
8K x 18, 16K x 9/18, 32K x 9/18, 64K x 9/18, 128K x 9/18, 256K x 9/18, 512K x9
COMMERCIAL AND INDUSTRIAL
TEMPERATURE RANGES
IDT72V2103/72V2113 3.3V HIGH DENSITY SUPERSYNC IITM NARROW BUS FIFO
131,072 x 18/262,144 x 9, 262,144 x 18/524,288 x 9
JUNE 1, 2010
NOTES:
1. m =
PAF offset .
2. D = maximum FIFO depth.
In IDT Standard mode: if x18 Input or x18 Output bus Width is selected, D = 131,072 for the IDT72V2103 and 262,144 for the IDT72V2113. If both x9 Input and x9 Output bus Widths
are selected, D = 262,144 for the IDT72V2103 and 524,288 for the IDT72V2113.
In FWFT mode: if x18 Input or x18 Output bus Width is selected, D = 131,073 for the IDT72V2103 and 262,145 for the IDT72V2113. If both x9 Input and x9 Output bus Widths
are selected, D = 262,145 for the IDT72V2103 and 524,289 for the IDT72V2113.
3. tSKEW2 is the minimum time between a rising RCLK edge and a rising WCLK edge to guarantee that
PAF will go HIGH (after one WCLK cycle plus tPAFS). If the time between the
rising edge of RCLK and the rising edge of WCLK is less than tSKEW2, then the
PAF deassertion time may be delayed one extra WCLK cycle.
4.
PAF is asserted and updated on the rising edge of WCLK only.
5. Select this mode by setting PFM HIGH during Master Reset.
Figure 18. Synchronous Programmable Almost-Full Flag Timing (IDT Standard and FWFT Modes)
WCLK
tENH
WEN
PAF
RCLK
tPAFS
REN
6119 drw21
tENS
tENH
tENS
tPAFS
D - m words in FIFO
(2)
tSKEW2(3)
1
2
12
D-(m+1) words
in FIFO
(2)
D-(m+1) words in FIFO
(2)
tCLKL
tCLKH
Figure 17. Parallel Read of Programmable Flag Registers (IDT Standard and FWFT Modes)
Figure 16. Parallel Loading of Programmable Flag Registers (IDT Standard and FWFT Modes)
WCLK
LD
WEN
D0 - D16
6119 drw19
tLDS
tENS
PAE OFFSET (LSB)
tDS
tDH
tLDH
tENH
tCLK
tCLKH
tCLKL
PAE OFFSET (MSB)
PAF OFFSET (LSB)
PAF OFFSET (MSB)
tDH
tDS
tLDH
tENH
RCLK
LD
REN
Q0 - Q16
tLDH
tLDS
tENS
DATA IN OUTPUT
REGISTER
PAE OFFSET
(LSB)
PAE OFFSET
(MSB)
tENH
6119 drw20
tCLK
tA
tCLKH
tCLKL
PAF OFFSET
(LSB)
PAF OFFSET
(MSB)
tA
tLDH
tENH
tA
NOTE:
1. This diagram is based on programming the IDT72V2103/72V2113 x18 bus width. Add one extra cycle to both the
PAE offset and PAF offset for x9 bus width.
NOTES:
1.
OE = LOW.
2. This diagram is based on programming the IDT72V2103/72V2113 x18 bus width. Add one extra cycle to both the
PAE offset and PAF offset for x9 bus width.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS27467E25F61PB | CONN PLUG 61POS STRAIGHT W/PINS |
| IDT72V2113L10PFI8 | IC FIFO SUPERSYNCII 10NS 80-TQFP |
| MAX1416EWE+ | IC ADC 16BIT DELTA SIGMA 16-SOIC |
| IDT72T36105L5BB | IC FIFO 131X18 5NS 240BGA |
| MAX111ACAP+T | IC ADC 14BIT 2CH 5V 20-SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT72V2113L7-5PFGI | 制造商:Integrated Device Technology Inc 功能描述:IC FIFO SUPERSYNCII 6NS 80TQFP |
| IDT72V211L10J | 功能描述:IC FIFO SYNC 512X9 10NS 32-PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT72V211L10J8 | 功能描述:IC FIFO SYNC 512X9 10NS 32-PLCC RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT72V211L10PF | 功能描述:IC FIFO SYNC 512X9 10NS 32-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
| IDT72V211L10PF8 | 功能描述:IC FIFO SYNC 512X9 10NS 32-TQFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:72V 標(biāo)準(zhǔn)包裝:80 系列:7200 功能:同步 存儲(chǔ)容量:18.4K（1K x 18） 數(shù)據(jù)速率:- 訪問時(shí)間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（10x10） 包裝:托盤 其它名稱:72225LB10TF |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。