- 您現在的位置：買賣IC網 > PDF目錄377415 > IDT723646 (Integrated Device Technology, Inc.) CMOS TRIPLE BUS SyncFIFO WITH BUS-MATCHING PDF資料下載
參數資料
| 型號： | IDT723646 |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | CMOS TRIPLE BUS SyncFIFO WITH BUS-MATCHING |
| 中文描述： | 三重總線SyncFIFO的CMOS與巴士線匹配 |
| 文件頁數： | 20/35頁 |
| 文件大?。?/td> | 563K |
| 代理商： | IDT723646 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁
20
COMMERCIAL TEMPERATURE RANGE
IDT723626/723636/723646 CMOS TRIPLE BUS SyncFIFO
WITH BUS-MATCHING 256 x 36 x 2, 512 x 36 x 2 and 1,024 x 36 x 2
Figure 9. Serial Programming of the Almost-Full Flag and Almost-Empty Flag Offset Values after Reset (IDT Standard and FWFT Modes)
NOTES:
1. t
SKEW1
is the mnimumtime between the rising CLKA edge and a rising CLKC edge for
FFC
/IRC
to transition HIGH in the next cycle. If the time between the rising edge of CLKA
and rising edge of CLKC is less than t
SKEW1
, then
FFC
/IRC may transition HIGH one CLKC cycle later than shown.
2. It is not necessary to programOffset register bits on consecutive clock cycles. FIFO write attempts are ignored until
FFA
/IRA,
FFC
/IRC is set HIGH.
3. Programmable offsets are written serially to the SD input in the order
AFA
offset (Y1),
AEB
offset (X1),
AFC
offset (Y2), and
AEA
offset (X2).
CLKA
FFA
/IRA
t
SENS
t
SENH
FS0/SD
(3)
t
SPH
t
SENS
t
SENH
t
FSS
t
WFF
FS1/
SEN
AEA
Offset
(X2) LSB
t
SDS
t
SDH
t
SDS
t
SDH
AFA
Offset
(Y1) MSB
MRS1
,
MRS2
4
3271 drw10
t
FSS
t
FSH
CLKC
4
SPM
FFC
/IRC
t
WFF
t
SKEW(1)
Figure 8. Parallel Programming of the Almost-Full Flag and Almost-Empty Flag Offset Values after Reset (IDT Standard and FWFT Modes)
3271 drw09
CLKA
MRS1
,
MRS2
FFA
/IRA
CLKC
FFC
/IRC
NOTES:
1. t
SKEW1
is the mnimumtime between the rising CLKA edge and a rising CLKC edge for
FFC
/IRC
to transition HIGH in the next cycle. If the time between the rising edge of CLKA
and rising edge of CLKC is less than t
SKEW1
, then
FFC
/IRC may transition HIGH one CLKC cycle later than shown.
2.
CSA
= LOW, W/
R
A = HIGH, MBA = LOW. It is not necessary to programOffset register on consecutive clock cycles.
A0-A35
FS1,FS0
ENA
t
FSH
t
WFF
t
ENH
t
ENS2
t
SKEW1
t
DS
t
DH
t
WFF
4
0,0
AFA
Offset
(Y1)
AEB
Offset
(X1)
AFC
Offset
(Y2)
AEA
Offset
(X2)
First Word to FIFO1
1
2
(1)
t
FSH
t
FSS
SPM
t
FSS
相關PDF資料 |
PDF描述 |
|---|---|
| IDT723646L12PF | CMOS TRIPLE BUS SyncFIFO WITH BUS-MATCHING |
| IDT723646L15PF | CMOS TRIPLE BUS SyncFIFO WITH BUS-MATCHING |
| IDT723626L12PF | Quad, High Slew Rate, Single-Supply, Op Amp 14-SOIC 0 to 70 |
| IDT723626L15PF | Quad, High Slew Rate, Single-Supply, Op Amp 14-SOIC 0 to 70 |
| IDT723636 | Quad, High Slew Rate, Single-Supply, Op Amp 14-SOIC -40 to 105 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| IDT723646L12PF | 功能描述:IC FIFO SYNC 2048X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723646L12PF8 | 功能描述:IC FIFO SYNC 2048X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723646L15PF | 功能描述:IC FIFO SYNC 2048X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723646L15PF8 | 功能描述:IC FIFO SYNC 2048X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
| IDT723651L15PF | 功能描述:IC FIFO SYNC 2048X36 120QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標準包裝:15 系列:74F 功能:異步 存儲容量:256（64 x 4） 數據速率:- 訪問時間:- 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:24-DIP（0.300"，7.62mm） 供應商設備封裝:24-PDIP 包裝:管件 其它名稱:74F433 |
發(fā)布緊急采購，3分鐘左右您將得到回復。