- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377328 > IDT71P71804 (Integrated Device Technology, Inc.) 18Mb Pipelined DDR⑩II SRAM Burst of 2 PDF資料下載
參數(shù)資料
| 型號： | IDT71P71804 |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | 18Mb Pipelined DDR⑩II SRAM Burst of 2 |
| 中文描述： | 35.7流水線的DDR II SRAM的突發(fā)⑩2 |
| 文件頁數(shù)： | 13/23頁 |
| 文件大小： | 241K |
| 代理商： | IDT71P71804 |
6.42
13
IDT71P71804 (1M x 18-Bit) 71P71604 (512K x 36-Bit)
18 Mb DDR II SRAM Burst of 2 Commercial Temperature Range
AC Elec tric al Charac teristic s
(V
DD
= 1.8 ± 100mV, V
DDQ
= 1.4V to 1.9V, T
A
=0 to 70°C)
(3,7)
Symbol
Parameter
250MHz
200MHz
167MHz
Unit
Notes
Mn.
Max
Mn.
Max
Mn.
Max
Clock Parameters
t
KHKH
Clock Cycle Time (K
,
K
,C,
C
)
4.00
6.30
5.00
7.88
6.00
8.40
ns
t
KC var
Clock Phase Jitter (K,
K
,C,
C
)
-
0.20
-
0.20
-
0.20
ns
1,5
t
KHKL
Clock High Time (K,
K
,C,
C
)
1.60
-
2.00
-
2.40
-
ns
8
t
KLKH
Clock LOW Time (K,
K
,C,
C
)
1.60
-
2.00
-
2.40
-
ns
8
t
KH
K
H
Clock to
clock
(K
→
K
,C
→
C
)
1.80
-
2.20
-
2.70
-
ns
9
t
K
HKH
Clck
to clock (
K
→
K,
C
→
C)
1.80
-
2.20
-
2.70
-
ns
9
t
KHCH
Clock to data clock (K
→
C,
K
→
C
)
0.00
1.80
0.00
2.30
0.00
2.80
ns
t
KC lock
DLL lock time (K, C)
1024
-
1024
-
1024
-
cycles
2
t
KC reset
K static to DLL reset
30
-
30
-
30
-
ns
Output Parameters
t
CHQV
C,
C
HIGH to output valid
-
0.45
-
0.45
-
0.50
ns
3
t
CHQX
C,
C
HIGH to output hold
-0.45
-
-0.45
-
-0.50
-
ns
3
t
CHCQV
C,
C
HIGH to echo clock valid
-
0.45
-
0.45
-
0.50
ns
3
t
CHCQX
C,
C
HIGH to echo clock hold
-0.45
-
-0.45
-
-0.50
-
ns
3
t
CQHQV
CQ,
CQ
HIGH to output valid
-
0.30
-
0.35
-
0.40
ns
t
CQHQX
CQ,
CQ
HIGH to output hold
-0.30
-
-0.35
-
-0.40
-
ns
t
CHQZ
C HIGH to output High-Z
-
0.45
-
0.45
-
0.50
ns
3,4,5
t
CHQX1
C HIGH to output Low-Z
-0.45
-
-0.45
-
-0.50
-
ns
3,4,5
Set-Up Times
t
AVKH
Address valid to K,
K
rising edge
0.50
-
0.60
-
0.70
-
ns
6
t
IVKH
R
,
W
inputs valid to K,
K
rising edge
0.50
-
0.60
-
0.70
-
ns
t
DVKH
Data-in and
BW
x valid to K,
K
rising edge
0.35
-
0.40
-
0.50
-
ns
Hold Times
t
KHAX
K,
K
rising edge to address hold
0.50
-
0.60
-
0.70
-
ns
6
t
KHIX
K,
K
rising edge to
R
,
W
inputs hold
0.50
-
0.60
-
0.70
-
ns
t
KHDX
K,
K
rising edge to data-in and
BW
x hold
0.35
-
0.40
-
0.50
-
ns
6112 tbl 11
NOTES:
1. Clock phase jitter is the variance fromclock rising edge to the next expected clock rising edge.
2. V
dd
slew rate must be less than 0.1V DC per 50 ns for DLL lock retention. DLL lock time begins once Vdd and input clock are stable.
3. If C,
C
are tied High, K,
K
become the references for C,
C
timng parameters.
4. To avoid bus contention, at a given voltage and temperature
tCHQX
1
is bigger than tCHQZ.
The specs as shown do not imply bus contention because tCHQX1 is a MIN parameter that is worse case at totally different test conditions
(0°C, 1.9V) than tCHQZ, which is a MAX parameter (worst case at 70°C, 1.7V)
It is not possible for two SRAMs on the same board to be at such different voltage and temperature.
5. This parameter is guaranteed by device characterization, but not production tested.
6. All address inputs must meet the specified setup and hold times for all latching clock edges.
7. During production testing, the case temperature equals T
A.
8. Clock High Time (tKHKL) and Clock Low Time (tKLKH) should be within 40% to 60% of the cycle time (tKHKH).
9. Clock to
clock
time (tKH
K
H) and
Clock
to clock time (t
K
HKH) should be within 45% to 55% of the cycle time (tKHKH).
相關PDF資料 |
PDF描述 |
|---|---|
| IDTIDT71P71604167BQ | 18Mb Pipelined DDR⑩II SRAM Burst of 2 |
| IDTIDT71P71604200BQ | 18Mb Pipelined DDR⑩II SRAM Burst of 2 |
| IDTIDT71P71604250BQ | 18Mb Pipelined DDR⑩II SRAM Burst of 2 |
| IDTIDT71P71804167BQ | 18Mb Pipelined DDR⑩II SRAM Burst of 2 |
| IDTIDT71P71804200BQ | 18Mb Pipelined DDR⑩II SRAM Burst of 2 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| IDT71P71804S167BQ | 功能描述:IC SRAM 18MBIT 167MHZ 165FBGA RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 產(chǎn)品變化通告:Product Discontinuation 26/Apr/2010 標準包裝:136 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步，DDR II 存儲容量:18M（1M x 18） 速度:200MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.9 V 工作溫度:0°C ~ 70°C 封裝/外殼:165-TBGA 供應商設備封裝:165-CABGA（13x15） 包裝:托盤 其它名稱:71P71804S200BQ |
| IDT71P71804S167BQ8 | 功能描述:IC SRAM 18MBIT 167MHZ 165FBGA RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 產(chǎn)品變化通告:Product Discontinuation 26/Apr/2010 標準包裝:136 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步，DDR II 存儲容量:18M（1M x 18） 速度:200MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.9 V 工作溫度:0°C ~ 70°C 封裝/外殼:165-TBGA 供應商設備封裝:165-CABGA（13x15） 包裝:托盤 其它名稱:71P71804S200BQ |
| IDT71P71804S167BQG | 功能描述:IC SRAM 18MBIT 167MHZ 165FBGA RoHS:是 類別:集成電路 (IC) >> 存儲器 系列:- 產(chǎn)品變化通告:Product Discontinuation 26/Apr/2010 標準包裝:136 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步，DDR II 存儲容量:18M（1M x 18） 速度:200MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.9 V 工作溫度:0°C ~ 70°C 封裝/外殼:165-TBGA 供應商設備封裝:165-CABGA（13x15） 包裝:托盤 其它名稱:71P71804S200BQ |
| IDT71P71804S200BQ | 功能描述:IC SRAM 18MBIT 200MHZ 165FBGA RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 產(chǎn)品變化通告:Product Discontinuation 26/Apr/2010 標準包裝:136 系列:- 格式 - 存儲器:RAM 存儲器類型:SRAM - 同步，DDR II 存儲容量:18M（1M x 18） 速度:200MHz 接口:并聯(lián) 電源電壓:1.7 V ~ 1.9 V 工作溫度:0°C ~ 70°C 封裝/外殼:165-TBGA 供應商設備封裝:165-CABGA（13x15） 包裝:托盤 其它名稱:71P71804S200BQ |
| IDT71P71804S200BQ8 | 功能描述:IC SRAM 18MBIT 200MHZ 165FBGA RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標準包裝:378 系列:- 格式 - 存儲器:閃存 存儲器類型:FLASH 存儲容量:8M（1M x 8，512K x 16） 速度:110ns 接口:并聯(lián) 電源電壓:2.7 V ~ 3.6 V 工作溫度:-40°C ~ 85°C 封裝/外殼:48-CBGA 供應商設備封裝:48-CBGA（7x7） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。