- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385426 > HY5DU28422BLT-X (Hynix Semiconductor Inc.) 128M-S DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU28422BLT-X |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 128M-S DDR SDRAM |
| 中文描述： | 128M的，擰DDR SDRAM內(nèi)存 |
| 文件頁數(shù)： | 26/33頁 |
| 文件大小： | 343K |
| 代理商： | HY5DU28422BLT-X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當(dāng)前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁
HY5DU28422B(L)T
HY5DU28822B(L)T
Rev. 0.3/May. 02
26
AC CHARACTERISTICS I
(AC operating conditions unless otherwise noted)
<DDR333, DDR266(2-2-2)>
Parameter
Symbol
DDR333
DDR266(2-2-2)
Unit
Note
Min
Max
Min
Max
Row Cycle Time
t
RC
60
-
60
-
ns
Auto Refresh Row Cycle Time
t
RFC
72
-
75
-
ns
Row Active Time
t
RAS
42
70K
45
120K
ns
Active to Read with Auto Precharge Delay
t
RAP
18
-
15
-
ns
16
Row Address to Column Address Delay
t
RCD
18
-
15
-
ns
Row Active to Row Active Delay
t
RRD
12
-
15
-
ns
Column Address to Column Address Delay
t
CCD
1
-
1
-
CK
Row Precharge Time
t
RP
18
-
15
-
ns
Write Recovery Time
tWR
15
-
15
-
ns
Write to Read Command Delay
t
WTR
1
-
1
-
CK
Auto Precharge Write Recovery + Precharge Time
t
DAL
(tWR/tCK)
+
(tRP/tCK)
-
(tWR/tCK)
+
(tRP/tCK)
-
CK
15
System Clock Cycle Time
CL = 2.5
t
CK
6
12
7.5
12
ns
CL = 2
7.5
12
7.5
12
ns
Clock High Level Width
t
CH
0.45
0.55
0.45
0.55
CK
Clock Low Level Width
t
CL
0.45
0.55
0.45
0.55
CK
Data-Out edge to Clock edge Skew
t
AC
-0.7
0.7
-0.75
0.75
ns
DQS-Out edge to Clock edge Skew
t
DQSCK
-0.6
0.6
-0.75
0.75
ns
DQS-Out edge to Data-Out edge Skew
t
DQSQ
-
0.45
-
0.5
ns
Data-Out hold time from DQS
t
QH
t
HP
-t
QHS
-
t
HP
-t
QHS
-
ns
1, 10
Clock Half Period
t
HP
min
(tCL,tCH)
-
min
(tCL,tCH)
-
ns
1,9
Data Hold Skew Factor
t
QHS
-
0.55
-
0.75
ns
10
Valid Data Output Window
t
DV
t
QH
-t
DQSQ
t
QH
-t
DQSQ
ns
Data-out high-impedance window from CK, /CK
t
HZ
-0.7
0.7
-0.75
0.75
ns
17
Data-out low-impedance window from CK
,
/CK
t
LZ
-0.7
0.7
-0.75
0.75
ns
17
Input Setup Time (fast slew rate)
t
IS
0.75
-
0.9
-
ns
2,3,5,6
Input Hold Time (fast slew rate)
t
IH
0.75
-
0.9
-
ns
2,3,5,6
Input Setup Time (slow slew rate)
t
IS
0.8
-
1.0
-
ns
2,4,5,6
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HY5DU28422BT-X | 128M-S DDR SDRAM |
| HY5DU28822BLT-X | 128M-S DDR SDRAM |
| HY5DU28822BT-X | 128M-S DDR SDRAM |
| HY5DU561622DLTP | 256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
| HY5DU561622DLTP-H | 256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU28422BT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M-S DDR SDRAM |
| HY5DU28422BT-H | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|DDR|4X8MX4|CMOS|TSSOP|66PIN|PLASTIC |
| HY5DU28422BT-J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|DDR|4X8MX4|CMOS|TSSOP|66PIN|PLASTIC |
| HY5DU28422BT-K | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|DDR|4X8MX4|CMOS|TSSOP|66PIN|PLASTIC |
| HY5DU28422BT-L | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SDRAM|DDR|4X8MX4|CMOS|TSSOP|66PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。