![](http://datasheet.mmic.net.cn/180000/HM66WP18513BP-65_datasheet_11307903/HM66WP18513BP-65_19.png)
HM66WP18513, HM66WP36257
Rev.0.3, Mar. 2002, page 19 of 31
Timing Waveforms
Read Cycle
;;;;;
;;;;;;;
CLK
ADV/
Q
;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;
;;;;
;;;;;;;;
tCYC
CH
t
tt
CL
t
Address
A1
A3
A2
HA
SA
Burst continues with
new base address
t
t SW HW
;;;;
;;;;;;;;;;;;
;;;;;;;
;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;;;
*2
t
tSCE HCE
;;;;
;;;;;;;;;;;;;
;;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;
;;
;;;;;;;;;;
;;;;;;;;;
;;;;;;;;;;
;;;;;;;;;
;
;;;;;;;;;
;;;;;;;;;;
;;;;;
;;;;;;;;;;
;;
;;;;;;;
Deselect
cycle *3
tCLZ
tOE
t
tOHZ
t OLZ
t
ACK
Q (A1)
Q (A2)
Q (A2+1)
Q (A2+2)
*1
Q (A2+1)
Q (A2)
Q (A3)
Single READ
Burst wraps around
to its initial state.
BURST READ
;;;
;;;;H or L
Undefined
ACK
COH
Notes: 1. Q (A2) refers to output from address A2. Q (A2 + 1) refers to output from next internal burst address
following A2.
2.
and CE2 have timing identical to
. On this diagram, when
is LOW,
is LOW and
CE2 is HIGH. When
is HIGH,
is HIGH and CE2 is LOW.
3. Outputs are disabled within one clock cycle after deselect.
4. ZZ is LOW.
;;;;;;;
;;;;;;
;;;;;
;;;;;;;;;;;;
;;;;
;;;;;;;;;;;;
;;;;;
;;;;;;;;
;
;;;;;;;;;;
;;;;;;;;
;;;;
;;;;;;;;;
;;
;;;;;;;;
;;;;
;;;;;;;;;;;;;
;;;;;
;;;;;;;;
;;;;;;
;;;;
;;;
;;;;
;;;;;;;;
;;;;
;;;;;;;;
;
;;;;;;;;;
;;;;;
;;;;;;;;
;;;;;;;
;;;;;
;;;;;;;;
;;;
;;;;;;;;
;;;;;;;
;;
;;;;;;
;;;;;;;
;;;;;
;;;;;;;;
;;;
;;;;;
;;;;;;;;;;
;;;;;;;
;;;;;;;;;;
;;;
;;;;;;;;;
;;;;;;;;
;;;;;;;;;;
;;;;;;;;;;;;;
;;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;;;;
;;;;;;
;;;;;;;;;;;;
;;;;;
;;;;;;;;;;;;
;;;;;;;;;;;
;;
;;;;;;;
;;;;;;;;;;;;
;;;;;;;;;;;;;
;;;;;;;;;;;;
;;;;;;;;;;;
;;;
;;;;;;;;;;;
;;;;;;;;;;;;
;;;;;