- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄383008 > GLT5640L32-5.5 (Electronic Theatre Controls, Inc.) CMOS Synchronous DRAM 2M x 32 SDRAM PDF資料下載
參數(shù)資料
| 型號： | GLT5640L32-5.5 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | CMOS Synchronous DRAM 2M x 32 SDRAM |
| 中文描述： | 200萬的CMOS同步DRAM × 32內(nèi)存 |
| 文件頁數(shù)： | 4/72頁 |
| 文件大小： | 2315K |
| 代理商： | GLT5640L32-5.5 |
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
G-LINK
GLT5640AL16
4M X 16 CMOS Synchronous Dynamic RAM
Feb 2004 (Rev.0.1)
G-Link Technology Corporation, Taiwan
Web : www.glink.com.tw Email : sales@glink.com.tw
TEL : 886-2-27968078
- 4 -
Pin Function
Symbol
Input
Input
Input
Function
CLK
CKE
Master Clock: Other inputs signals are referenced to the CLK rising edge
Clock Enable: CKE HIGH activates, and CKE LOW deactivates internal clock signals, device
input buffers and output drivers. Deactivating the clock provides PRECHARGE POWER-DOWN
and SELF REFRESH operation (all banks idle), or ACTIVE POWER-DOWN (row ACTIVE in any
bank).
Chip Select:
CS
enables (registered LOW) and disables (registered HIGH) the command
decoder. All commands are masked when
CS
is registered HIGH.
CS
provides for external
bank selection on systems with multiple banks.
CS
is considered part of the command code.
CS
Input
RAS
,
CAS
,
WE
A0 - A13
Input
Command Inputs:
RAS
,
CAS
and
WE
(along with
CS
) define the command being entered.
Input
Address Inputs: Provide the row address for ACTIVE commands, and the column address and
AUTO PRECHARGE bit for READ/WRITE commands, to select one location out of the memory
array in the respective bank. The row address is specified by A0-A11. The column address is
specified by A0-A7
Bank Address Inputs: BA0 and BA1 define to which bank an ACTIVE, READ, WRITE or
PRECHARGE command is being applied.
Din Mask / Output Disable : When DQM is high in burst write, Din for the current cycle is
masked. When DQM is high in burst read, Dout is disable (two - clock latency).
Data Input / Output: Data bus
Power Supply for the memory array and peripheral circuitry
Power Supply are supplied to the output buffers only
BA0,BA1
Input
DQM, UDQM ,
LDQM
DQ0 - DQ15
VDD, VSS
VDDQ, VSSQ
Input
I/O
Supply
Supply
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GLT5640L32-6 | CMOS Synchronous DRAM 2M x 32 SDRAM |
| GLT5640L32-7 | 12 AMP MINIATURE POWER RELAY |
| GLT5640L32-8 | CMOS Synchronous DRAM 2M x 32 SDRAM |
| GLT625608 | Time-Delay Relay; Contacts:DPDT; Time Range:10 to 100s; Mounting Type:Panel; Timing Function:Delay-On-Dropout; Contact Carrying Power:2VA |
| GLT625608-10FB | 32K x 8 SLOW SPEED CMOS STATIC RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GLT5640L32-6 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous DRAM 2M x 32 SDRAM |
| GLT5640L32-7 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous DRAM 2M x 32 SDRAM |
| GLT5640L32-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:CMOS Synchronous DRAM 2M x 32 SDRAM |
| GLT62 | 功能描述:線性和開關(guān)式電源 60W Three channel 5V/12V/-12V RoHS:否 制造商:TDK-Lambda 產(chǎn)品:Switching Supplies 開放式框架/封閉式:Enclosed 輸出功率額定值:800 W 輸入電壓:85 VAC to 265 VAC 輸出端數(shù)量:1 輸出電壓（通道 1）:20 V 輸出電流（通道 1）:40 A 商用/醫(yī)用: 輸出電壓（通道 2）: 輸出電流（通道 2）: 安裝風(fēng)格:Rack 長度: 寬度: 高度: |
| GLT625608 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:32K x 8 SLOW SPEED CMOS STATIC RAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。