- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄16818 > EVAL-AD1937AZ (Analog Devices Inc)BOARD EVAL FOR AD1937 PDF資料下載
參數(shù)資料
| 型號： | EVAL-AD1937AZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 35/36頁 |
| 文件大小： | 0K |
| 描述： | BOARD EVAL FOR AD1937 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 主要目的： | 音頻編解碼器 |
| 已用 IC / 零件： | AD1937 |
| 主要屬性： | 24 位，192 kHz，4 ADC: 107dB 動態(tài)范圍，8 DAC: 112dB 動態(tài)范圍 |
| 次要屬性： | 分時復(fù)用（TDM）、I2C 和 SPI 接口，Popguard? 技術(shù) |
| 已供物品： | 板 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁當(dāng)前第35頁第36頁
AD1937
Rev. B | Page 8 of 36
TIMING SPECIFICATIONS
40°C < TC < +125°C, DVDD = 3.3 V ± 10%.
Table 8.
Parameter
Condition
Comments
Min
Max
Unit
INPUT MASTER CLOCK (MCLK) AND RESET
tMH
MCLK duty cycle
DAC/ADC clock source = PLL clock
@ 256 fS, 384 fS, 512 fS, and 768 fS
40
60
%
tMH
DAC/ADC clock source = direct MCLK
@ 512 fS (bypass on-chip PLL)
40
60
%
fMCLK
MCLK frequency
PLL mode, 256 fS reference
6.9
13.8
MHz
fMCLK
Direct 512 fS mode
27.6
MHz
tPDR
Low
15
ns
tPDRR
Recovery
Reset to active output
4096
tMCLK
PLL
Lock Time
MCLK or LRCLK
10
ms
256 fS VCO Clock, Output Duty Cycle,
MCLKO/MCLKXO Pin
40
60
%
I2C
fSCL
SCL clock frequency
400
kHz
tSCLL
SCL low
1.3
μs
tSCLH
SCL high
0.6
μs
tSCS
Setup time (start condition)
Relevent for repeated start condition
0.6
μs
tSCH
Hold time (start condition)
First clock generated after this period
0.6
μs
tSSH
Setup time (stop condition)
0.6
μs
tDS
Data setup time
100
ns
tSR
SDA and SCL rise time
300
ns
tSF
SDA and SCL fall time
300
ns
tBFT
Bus-free time
Between stop and start
1.3
μs
DAC SERIAL PORT
See Figure 2
tDBH
DBCLK high
Slave mode
10
ns
tDBL
DBCLK low
Slave mode
10
ns
tDLS
DLRCLK setup
To DBCLK rising, slave mode
10
ns
DLRCLK skew
From DBCLK falling, master mode
8
+8
ns
tDLH
DLRCLK hold
From DBCLK rising, slave mode
5
ns
tDDS
DSDATA setup
To DBCLK rising
10
ns
tDDH
DSDATA hold
From DBCLK rising
5
ns
ADC SERIAL PORT
See Figure 3
tABH
ABCLK high
Slave mode
10
ns
tABL
ABCLK low
Slave mode
10
ns
tALS
ALRCLK setup
To ABCLK rising, slave mode
10
ns
ALRCLK skew
From ABCLK falling, master mode
8
+8
ns
tALH
ALRCLK hold
From ABCLK rising, slave mode
5
ns
tABDD
ASDATA delay
From ABCLK falling, any mode
18
ns
AUXILIARY INTERFACE
tAXDS
AAUXDATA setup
To AUXBCLK rising
10
ns
tAXDH
AAUXDATA hold
From AUXBCLK rising
5
ns
tDXDD
DAUXDATA delay
From AUXBCLK falling
18
ns
tXBH
AUXBCLK high
10
ns
tXBL
AUXBCLK low
10
ns
tDLS
AUXLRCLK setup
To AUXBCLK rising
10
ns
tDLH
AUXLRCLK hold
From AUXBCLK rising
5
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 222K174-3-0 | BOOT MOLDED |
| GBM15DTAT-S189 | CONN EDGECARD 30POS R/A .156 SLD |
| GBM22DTAS-S189 | CONN EDGECARD 44POS R/A .156 SLD |
| V150C28E150BL | CONVERTER MOD DC/DC 28V 150W |
| 207W223-100/180-0 | BOOT MOLDED |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD1937EB | 制造商:AD 制造商全稱:Analog Devices 功能描述:4 ADC/8 DAC with PLL, 192 kHz, 24 Bit CODEC |
| EVAL-AD1937EBZ | 制造商:Analog Devices 功能描述:EB SINGLE CHIP CODEC 4 ADC'S W/DIFF OUTP - Boxed Product (Development Kits) |
| EVAL-AD1938AZ | 功能描述:BOARD EVAL FOR AD1938 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評估演示板和套件 系列:- 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| EVAL-AD1938EB | 制造商:AD 制造商全稱:Analog Devices 功能描述:4 ADC/8 DAC with PLL, 192 kHz, 24-Bit CODEC |
| EVAL-AD1938EBZ | 制造商:Analog Devices 功能描述:EVAL BD FOR MULTI CHANNEL 96KHZ CODEC - Boxed Product (Development Kits) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。