- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4181 > EP2AGX95EF35I3 (Altera)IC ARRIA II GX FPGA 95K 1152FBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | EP2AGX95EF35I3 |
| 廠商： | Altera |
| 文件頁數(shù)： | 53/90頁 |
| 文件大小： | 0K |
| 描述： | IC ARRIA II GX FPGA 95K 1152FBGA |
| 標(biāo)準(zhǔn)包裝： | 3 |
| 系列： | Arria II GX |
| LAB/CLB數(shù)： | 3747 |
| 邏輯元件/單元數(shù)： | 89178 |
| RAM 位總計(jì)： | 6839296 |
| 輸入/輸出數(shù)： | 452 |
| 電源電壓： | 0.87 V ~ 0.93 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 1152-BBGA |
| 供應(yīng)商設(shè)備封裝： | 1152-FBGA（27x27） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁
Chapter 1: Device Datasheet for Arria II Devices
1–49
Switching Characteristics
December 2013
Altera Corporation
GIGE Receiver Jitter Tolerance (11)
Deterministic jitter tolerance
(peak-to-peak)
Pattern = CJPAT
> 0.4
UI
Combined deterministic and
random jitter tolerance (peak-to-
peak)
Pattern = CJPAT
> 0.66
UI
HiGig Transmit Jitter Generation
Deterministic jitter
(peak-to-peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
—
0.17
—
UI
Total jitter (peak-to-peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
—
0.35
—
UI
HiGig Receiver Jitter Tolerance
Deterministic jitter tolerance
(peak-to-peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.37
—
UI
Combined deterministic and
random jitter tolerance (peak-to-
peak)
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.65
—
UI
Sinusoidal jitter tolerance (peak-
to-peak)
Jitter frequency = 22.1 KHz
Data rate = 3.75 Gbps
Pattern = CJPAT
> 8.5
—
UI
Jitter frequency = 22.1 KHz
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.1
—
UI
Jitter frequency = 22.1 KHz
Data rate = 3.75 Gbps
Pattern = CJPAT
> 0.1
—
UI
(OIF) CEI Transmitter Jitter Generation
Total jitter (peak-to-peak)
Data rate = 6.375 Gbps
Pattern = PRBS15 BER = 10-12
——
0.3
—
0.3
UI
(OIF) CEI Receiver Jitter Tolerance
Deterministic jitter tolerance
(peak-to-peak)
Data rate = 6.375 Gbps
Pattern = PRBS31 BER = 10-12
> 0.675
—
UI
Combined deterministic and
random jitter tolerance (peak-to-
peak)
Data rate = 6.375 Gbps
Pattern = PRBS31 BER = 10-12
> 0.988
—
UI
Table 1–41. Transceiver Block Jitter Specifications for Arria II GZ Devices (Note 1), (2) (Part 4 of 7)
Symbol/
Description
Conditions
–C3 and –I3
–C4 and –I4
Unit
Min
Typ
Max
Min
Typ
Max
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP2AGX95EF29I3 | IC ARRIA II GX FPGA 95K 780FBGA |
| IDT71V3556S100PFG8 | IC SRAM 4MBIT 100MHZ 100TQFP |
| EP2AGX65DF25I3 | IC ARRIA II GX FPGA 65K 572FBGA |
| EP2AGX45DF29I3 | IC ARRIA II GX FPGA 45K 780FBGA |
| IDT7164S20TPGI | IC SRAM 64KBIT 20NS 28DIP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP2AGX95EF35I3N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX95EF35I5 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX95EF35I5ES | 制造商:Altera Corporation 功能描述:FPGA Arria |
| EP2AGX95EF35I5N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 452 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGXF35NAH | 制造商:Altera Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。