Notes to Table 21: (1) The most significant bit (MSB) is on the left" />
參數(shù)資料
型號(hào): EP20K200FC484-3V
廠商: Altera
文件頁(yè)數(shù): 71/117頁(yè)
文件大?。?/td> 0K
描述: IC APEX 20KE FPGA 200K 484-BGA
標(biāo)準(zhǔn)包裝: 60
系列: APEX-20K®
LAB/CLB數(shù): 832
邏輯元件/單元數(shù): 8320
RAM 位總計(jì): 106496
輸入/輸出數(shù): 382
門數(shù): 404000
電源電壓: 2.375 V ~ 2.625 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 484-BGA
供應(yīng)商設(shè)備封裝: 484-FBGA(23x23)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)當(dāng)前第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)
Altera Corporation
57
APEX 20K Programmable Logic Device Family Data Sheet
Notes to Table 21:
(1)
The most significant bit (MSB) is on the left.
(2)
The IDCODE’s least significant bit (LSB) is always 1.
Figure 31 shows the timing requirements for the JTAG signals.
Figure 31. APEX 20K JTAG Waveforms
Table 21. 32-Bit APEX 20K Device IDCODE
Device
IDCODE (32 Bits) (1)
Version
(4 Bits)
Part Number (16 Bits)
Manufacturer
Identity (11 Bits)
1 (1 Bit)
EP20K30E
0000
1000 0000 0011 0000
000 0110 1110
1
EP20K60E
0000
1000 0000 0110 0000
000 0110 1110
1
EP20K100
0000
0000 0100 0001 0110
000 0110 1110
1
EP20K100E
0000
1000 0001 0000 0000
000 0110 1110
1
EP20K160E
0000
1000 0001 0110 0000
000 0110 1110
1
EP20K200
0000
0000 1000 0011 0010
000 0110 1110
1
EP20K200E
0000
1000 0010 0000 0000
000 0110 1110
1
EP20K300E
0000
1000 0011 0000 0000
000 0110 1110
1
EP20K400
0000
0001 0110 0110 0100
000 0110 1110
1
EP20K400E
0000
1000 0100 0000 0000
000 0110 1110
1
EP20K600E
0000
1000 0110 0000 0000
000 0110 1110
1
EP20K1000E
0000
1001 0000 0000 0000
000 0110 1110
1
TDO
TCK
tJPZX
t
JPCO
tJPH
t JPXZ
tJCP
tJPSU
t JCL
tJCH
TDI
TMS
Signal
to Be
Captured
Signal
to Be
Driven
t
JSZX
tJSSU
tJSH
t
JSCO
tJSXZ
相關(guān)PDF資料
PDF描述
EP20K200EFI672-2X IC APEX 20KE FPGA 200K 672-FBGA
EP20K100QC240-3V IC APEX 20K FPGA 100K 240-PQFP
EP20K100QC208-3V IC APEX 20K FPGA 100K 208-PQFP
EP20K100EBI356-2X IC APEX 20KE FPGA 100K 356-BGA
ABB65DHAN CONN EDGECARD 130PS R/A .050 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K200FI484-1 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K200FI484-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K200FI484-2 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
EP20K200FI484-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K200FI484-2N 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 832 Macro 382 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256