- 您現在的位置：買賣IC網 > PDF目錄19362 > DSP56303AG100R2 (Freescale Semiconductor)IC DSP 24BIT 100MHZ 144-LQFP PDF資料下載
參數資料
| 型號： | DSP56303AG100R2 |
| 廠商： | Freescale Semiconductor |
| 文件頁數： | 48/108頁 |
| 文件大小： | 0K |
| 描述： | IC DSP 24BIT 100MHZ 144-LQFP |
| 標準包裝： | 500 |
| 系列： | DSP563xx |
| 類型： | 定點 |
| 接口： | 主機接口，SSI，SCI |
| 時鐘速率： | 100MHz |
| 非易失內存： | ROM（576 B） |
| 芯片上RAM： | 24kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | -40°C ~ 100°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-LQFP |
| 供應商設備封裝： | 144-LQFP（20x20） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
DSP56303 Technical Data, Rev. 11
2-24
Freescale Semiconductor
Specifications
2.5.5.3 Synchronous Timings
Table 2-13.
External Bus Synchronous Timings1,2
No.
Characteristics
Expression3,4,5
100 MHz
Unit
Min
Max
198
CLKOUT high to address, and AA valid
6
0.25
× TC + 4.0
—
6.5
ns
199
CLKOUT high to address, and AA invalid6
0.25
× T
C
2.5
—
ns
200
TA valid to CLKOUT high (set-up time)
4.0
—
ns
201
CLKOUT high to TA invalid (hold time)
0.0
—
ns
202
CLKOUT high to data out active
0.25
× TC
2.5
—
ns
203
CLKOUT high to data out valid
0.25
× T
C + 4.0
—
6.5
ns
204
CLKOUT high to data out invalid
0.25
× TC
2.5
—
ns
205
CLKOUT high to data out high impedance
0.25
× T
C
—2.5
ns
206
Data in valid to CLKOUT high (set-up)
4.0
—
ns
207
CLKOUT high to data in invalid (hold)
0.0
—
ns
208
CLKOUT high to RD assertion
maximum: 0.75
× TC + 2.5
6.7
10.0
ns
209
CLKOUT high to RD deassertion
0.0
4.0
ns
210
CLKOUT high to WR assertion
2
maximum: 0.5
× TC + 4.3
for WS = 1 or WS
≥ 4
for 2
≤WS ≤3
5.0
0.0
9.3
4.3
ns
211
CLKOUT high to WR deassertion
0.0
3.8
ns
Notes:
1.
Use external bus synchronous timings only for reference to the clock and
not for relative timings.
2.
Synchronous Bus Arbitration is not recommended. Use Asynchronous mode whenever possible.
3.
WS is the number of wait states specified in the BCR.
4.
If WS > 1, WR assertion refers to the next rising edge of CLKOUT.
5.
Use the expression to compute the maximum or minimum value listed, as appropriate. For timing 210, the minimum is an
absolute value.
6.
T198 and T199 are valid for Address Trace mode if the ATE bit in the Operating Mode Register is set. when this mode is
enabled, use the status of BR (See T212) to determine whether the access referenced by A[0–17] is internal or external.
相關PDF資料 |
PDF描述 |
|---|---|
| AYM30DRSD-S288 | CONN EDGECARD 60POS .156 EXTEND |
| VI-B6X-CY-F2 | CONVERTER MOD DC/DC 5.2V 50W |
| DSP56303VF100R2 | IC DSP 24BIT 100MHZ 196-BGA |
| RAC06-12DC/W | CONV AC/DC 6W +/-12V OUT DL T/H |
| TAJD686M020RNJ | CAP TANT 68UF 20V 20% 2917 |
相關代理商/技術參數 |
參數描述 |
|---|---|
| DSP56303EVM | 功能描述:數字信號處理器和控制器 - DSP, DSC DSP56303 Eval Kit RoHS:否 制造商:Microchip Technology 核心:dsPIC 數據總線寬度:16 bit 程序存儲器大小:16 KB 數據 RAM 大小:2 KB 最大時鐘頻率:40 MHz 可編程輸入/輸出端數量:35 定時器數量:3 設備每秒兆指令數:50 MIPs 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-44 安裝風格:SMD/SMT |
| DSP56303EVMCL | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56303EVM DSP56303EVM Kit Contents List |
| DSP56303EVMUM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56303 EVM Users Manual |
| DSP56303PV100 | 制造商:Freescale Semiconductor 功能描述:Digital Signal Processor, 24 Bit, 144 Pin, Plastic, QFP |
| DSP56303UM | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP56303 24-Bit Digital Signal Processor User＇s Manual |
發(fā)布緊急采購，3分鐘左右您將得到回復。