- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4567 > DS3184N+ (Maxim Integrated Products)IC PACKET PHY W/LIU 400-CSBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | DS3184N+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 70/400頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PACKET PHY W/LIU 400-CSBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 40 |
| 類型： | 調(diào)幀器 |
| 應(yīng)用： | 數(shù)據(jù)傳輸 |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 400-BBGA |
| 供應(yīng)商設(shè)備封裝： | 400-PBGA（27x27） |
| 包裝： | 管件 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁當(dāng)前第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁
DS3181/DS3182/DS3183/DS3184
161
10.9.3 Transmit Fractional Interface
The Transmit Fractional Interface receives the payload data stream from the ATM/Packet Processor and inserts a
fractional overhead stream.
The incoming fractional overhead stream consists of fractional overhead (TFOHn), input fractional overhead enable
(TFOHENIn), and output fractional overhead enable (TFOHENOn). TFOHn, TFOHENOn and TFOHENIn are
typically referenced to TCLKIn (but also could be referenced to the TLCLKn, TCLKOn/TGCLKn, RCLKOn or
RLCLKn clock pins). If external control is enabled, TFOHENIn marks the fractional overhead periods, and
TFOHENOn is held low. If internal control is enabled, TFOHENOn marks the fractional overhead periods, and
TFOHENIn is ignored. Fractional overhead control is programmable (internal or external). The fractional overhead
source is programmable (all 0's, all 1's, a 10 pattern, or TFOH). See the FRAC.TCR Register Definition.
See Section 8.3.3 above for specific timing relationships between these pins.
10.9.4 Transmit Fractional Controller
The Transmit Fractional Controller generates the transmit fractional overhead enable output (TFOHENOn) used in
internal control mode to insert fractional overhead. The outgoing transmit data stream to the DS3/E3 Framer is
divided into frames. Each frame is composed of data groups that have a programmable size (1 – 8191 bits). Each
data group is divided into two sections. The first section (Section A) has a programmable size (0 – 8191 bits). The
second section (Section B) contains the remaining bits (g – a bits). See Figure 10-37. The section that contains
fractional overhead is programmable (Section A or Section B by setting the FRAC.TCR.TSASS register bit).
TFOHENOn is high during the fractional overhead section of the data group, and low during the payload section of
the data group. TFOHENOn is also low during line overhead/stuff periods.
10.9.5 Receive Fractional Interface
The Receive Fractional Interface receives the DS3/E3 payload from the DS3/E3 Framer, and performs fractional
overhead extraction on the payload.
The receive fractional overhead pins are the input fractional overhead enable (RFOHENIn), and the output
fractional overhead enable (RFOHENOn). RFOHENIn is sampled on the rising edge of RCLKOn, typically, or it can
be referenced to the RLCLKn pin. RFOHENOn is updated on the rising edge of RCLKOn (or alternatively the
RLCLKn pin).
If external control is enabled, the receive fractional overhead enable input (RFOHENIn) marks the fractional
overhead bits contained in the DS3/E3 payload. RFOHENIn is high while a fractional overhead period is available
on RSERn. RFOHENIn is low during payload data or line overhead/stuff periods.
If internal control is enabled, the receive fractional overhead enable output (RFOHENOn) marks the fractional
overhead bits in the received DS3/E3 payload. RFOHENOn is high during a fractional overhead bit period on
RSERn. RFOHENOn is low during a payload data or line overhead/stuff period. See Section 8.3.3 above for
specific timing relationships between these pins.
10.9.6 Receive Fractional Controller
The Receive Fractional Controller generates the receive fractional overhead enable output (RFOHENOn) used in
internal control mode to extract fractional overhead to the RFOHn pin. The DS3/E3 payload is divided into frames
composed of data groups that have a programmable size (1 – 8191 bits). Each data group is divided into two
sections. The first section (Section A) has a programmable size (a, 0 – 8191 bits). The second section (Section B)
contains the remaining bits (g – a bits). See Figure 10-37. The section that contains fractional overhead is
programmable (Section A or Section B by setting the FRAC.RCR.RSASS register bit). RFOHENOn is high during
the fractional overhead section of the data group, and low during the payload section of the data group.
RFOHENOn is also low during line overhead/stuff periods.
The first bit of a frame is the first bit of a data group. If a frame does not contain an integer number of data groups (f
/ g is not an integer), the last data group in the frame will be a short data group. The last bit of the short data group
will be the last data period before the start of frame period.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS3184+ | IC PACKET PHY W/LIU 400-CSBGA |
| MAX4507CWN | IC SIGNAL LINE PROTECTOR 18-SOIC |
| MAX4507CAP | IC SIGNAL LINE PROTECTOR 20-SSOP |
| LFXP20C-4F484I | IC FPGA 19.7KLUTS 340I/O 484-BGA |
| MAX4505EUK-T | IC SIGNAL LINE PROTECTOR SOT23-5 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3184N+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad ATM/Packet PHYs w/Built-In LIU RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS318PIN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Industrial Control IC |
| DS-318PIN | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Plug-In Two-Way Power Divider, 5 - 500 MHz |
| DS-318-PIN | 功能描述:信號(hào)調(diào)節(jié) RoHS:否 制造商:EPCOS 產(chǎn)品:Duplexers 頻率:782 MHz, 751 MHz 頻率范圍: 電壓額定值: 帶寬: 阻抗:50 Ohms 端接類型:SMD/SMT 封裝 / 箱體:2.5 mm x 2 mm 工作溫度范圍:- 30 C to + 85 C 封裝:Reel |
| DS319 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Two-Way Power Divider 10500 MHz |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。