- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10979 > DS3173N (Maxim Integrated Products)IC TRPL DS3/E3 TXRX 400-PBGA PDF資料下載
參數(shù)資料
| 型號： | DS3173N |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 161/234頁 |
| 文件大小： | 0K |
| 描述： | IC TRPL DS3/E3 TXRX 400-PBGA |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 功能： | 單芯片收發(fā)器 |
| 接口： | DS3，E3 |
| 電路數(shù)： | 3 |
| 電源電壓： | 3.135 V ~ 3.465 V |
| 電流 - 電源： | 449mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 400-BBGA |
| 供應(yīng)商設(shè)備封裝： | 400-PBGA（27x27） |
| 包裝： | 托盤 |
| 包括： | DS3 調(diào)幀器，E3 調(diào)幀器，HDLC 控制器，芯片內(nèi) BERT |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁當(dāng)前第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁
DS3171/DS3172/DS3173/DS3174
32
PIN NAME
TYPE
PIN DESCRIPTION
TSOFOn /
TDENn
O
Framer Start Of Frame / Data Enable
See Table 10-21.
TSOFOn: When the port framer is configured for the DS3 or E3 framed modes and the
TSOFOn pin function is selected, this signal is used to indicate the start of the DS3/E3 frame on
the TSERn pin. This signal pulses high three clocks before the first overhead bit in a DS3 or E3
frame that will be input on TSERn. The signal is updated on the positive clock edge of the
referenced clock pin if the clock pin signal is not inverted, otherwise it is updated on the falling
edge of the clock. The signal is typically referenced to the TCLKIn transmit clock input pins, but
it can be referenced to the TLCLKn, TCLKOn, RCLKOn and RLCLKn clock pins.
This signal can be inverted.
TDENn: When the port framer is configured for the DS3 or E3 framed modes and the TDENn
pin function is selected, this signal is used to mark the DS3/E3 frame bits on the TSERn pin.
The signal goes high three clocks before the start of DS3/E3 payload bits and goes low three
clocks before the end of the DS3/E3 payload bits. The signal is updated on the positive clock
edge of the referenced clock pin if the clock pin signal is not inverted, otherwise it is updated on
the falling edge of the clock. The signal is typically referenced to the TCLKIn transmit clock
input pins, but it can be referenced to the TLCLKn, TCLKOn, RCLKOn and RLCLKn clock pins.
This signal can be inverted.
RSERn
O
Receive Serial Data
RSERn: When the port framer is configured for the DS3 or E3 framed modes, this pin outputs
the receive data signal from the LIU or receive line pins. The signal is updated on the positive
clock edge of the referenced clock pin if the clock pin signal is not inverted, otherwise it is
updated on the falling edge of the clock. The signal is typically referenced to the RCLKOn
receive clock output pin, but it can be referenced to the RGCLKn and RLCLKn clock pins.
This signal can be inverted
o
DS3: 44.736 Mbps +20ppm
o
E3: 34.368 Mbps +20ppm
RCLKOn /
RGCLKn
O
Receive Clock Output / Gapped Clock
See Table 10-24.
RCLKOn: When the port framer is configured for the DS3 or E3 framed modes and RCLKOn is
selected, this clock output signal is active. It is the same as the internal receive framer clock.
This clock is typically used for the reference clock for the RSERn, RSOFOn / RDENn signals
but can also be used as the reference for the RPOSn / RDATn, RNEGn / RLCVn, TSOFIn,
TSERn, TSOFOn / TDENn, TPOSn / TDATn and TNEGn signals.
This signal can be inverted.
o
DS3: 44.736 MHz +20 ppm
o
E3: 34.368 MHz +20 ppm
RGCLKn: When the port is configured for DS3/E3 framed mode and RGCLKn is selected, this
gated clock output signal is active. It is the same as the internal receive framer clock gated by
RDENn. This clock is typically used for the reference clock for the RSERn.
This signal can be inverted
RSOFOn /
RDENn
O
Receive Framer Start Of Frame /Data Enable
See Table 10-23.
RSOFOn: When the port framer is configured for the DS3 or E3 framed modes and the
RSOFOn pin function is enabled, this signal is used to indicate the start of the DS3/E3 frame.
This signal indicates the first DS3/E3 overhead bit on the RSERn pin when high. The signal is
updated on the positive clock edge of the referenced clock pin if the clock pin signal is not
inverted, otherwise it is updated on the falling edge of the clock. The signal is typically
referenced to the RCLKOn receive clock output pin, but it can be referenced to the RLCLKn
clock input pin.
This signal can be inverted.
RDENn: When the port framer is configured for the DS3 or E3 framed modes and the RDENn
pin function is enabled, this signal is used to indicate the DS3/E3 payload bit positions of the
data on the RSERn pin. The signal goes high during each DS3/E3 payload bit and goes low
during each DS3/E3 overhead bit. The signal is updated on the positive clock edge of the
referenced clock pin if the clock pin signal is not inverted, otherwise it is updated on the falling
edge of the clock. The signal is typically referenced to the RCLKOn receive clock output pin,
but it can be referenced to the RLCLKn clock input pin.
This signal can be inverted.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9830ASTZ | IC DDS 10BIT 50MHZ CMOS 48-TQFP |
| VE-2WW-IY-F4 | CONVERTER MOD DC/DC 5.5V 50W |
| VE-2WW-IY-F1 | CONVERTER MOD DC/DC 5.5V 50W |
| VE-2WV-IY-F4 | CONVERTER MOD DC/DC 5.8V 50W |
| AD9959BCPZ | IC DDS QUAD 10BIT DAC 56LFCSP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS3174 | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3174+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3174DK | 功能描述:網(wǎng)絡(luò)開發(fā)工具 RoHS:否 制造商:Rabbit Semiconductor 產(chǎn)品:Development Kits 類型:Ethernet to Wi-Fi Bridges 工具用于評估:RCM6600W 數(shù)據(jù)速率:20 Mbps, 40 Mbps 接口類型:802.11 b/g, Ethernet 工作電源電壓:3.3 V |
| DS3174N | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS3174N+ | 功能描述:網(wǎng)絡(luò)控制器與處理器 IC Quad DS3/E3 Single Chip Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。