參數(shù)資料
型號： DS2156L
英文描述： T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
中文描述： T1/E1/J1單芯片收發(fā)器，TDM/UTOPIA II接口
文件頁數(shù)： 5/262頁
文件大小： 1515K
代理商： DS2156L
第1頁第2頁第3頁第4頁當前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
DS2156
5 of 262
23.3.2
Transmit Open-Circuit Detector.........................................................................................................151
23.3.3
Transmit BPV Error Insertion............................................................................................................151
23.3.4
Transmit G.703 Synchronization Signal (E1 Mode)...........................................................................151
23.4
MCLK P
RESCALER
.................................................................................................................................152
23.5
J
ITTER
A
TTENUATOR
...............................................................................................................................152
23.6
CMI (C
ODE
M
ARK
I
NVERSION
) O
PTION
.................................................................................................152
F
IGURE
23-2. CMI C
ODING
..................................................................................................................................152
23.7
LIU C
ONTROL
R
EGISTERS
......................................................................................................................153
23.8
R
ECOMMENDED
C
IRCUITS
.......................................................................................................................160
F
IGURE
23-3. B
ASIC
I
NTERFACE
...........................................................................................................................160
F
IGURE
23-4. P
ROTECTED
I
NTERFACE
U
SING
I
NTERNAL
R
ECEIVE
T
ERMINATION
..............................................161
23.9
C
OMPONENT
S
PECIFICATIONS
.................................................................................................................162
T
ABLE
23-A. T
RANSFORMER
S
PECIFICATIONS
.....................................................................................................162
F
IGURE
23-5. E1 T
RANSMIT
P
ULSE
T
EMPLATE
....................................................................................................163
F
IGURE
23-6. T1 T
RANSMIT
P
ULSE
T
EMPLATE
....................................................................................................163
F
IGURE
23-7. J
ITTER
T
OLERANCE
.........................................................................................................................164
F
IGURE
23-8. J
ITTER
T
OLERANCE
(E1 M
ODE
)......................................................................................................164
F
IGURE
23-9. J
ITTER
A
TTENUATION
(T1 M
ODE
)..................................................................................................165
F
IGURE
23-10. J
ITTER
A
TTENUATION
(E1 M
ODE
)................................................................................................165
F
IGURE
23-11. O
PTIONAL
C
RYSTAL
C
ONNECTIONS
.............................................................................................166
24.
UTOPIA BACKPLANE INTERFACE...................................................................................................167
D
ESCRIPTION
...........................................................................................................................................167
24.1.1
List of Applicable Standards...............................................................................................................167
24.1.2
Acronyms and Definitions...................................................................................................................167
24.2
UTOPIA C
LOCK
M
ODES
.........................................................................................................................168
F
IGURE
24-1. UTOPIA C
LOCKING
C
ONFIGURATIONS
.........................................................................................168
24.3
F
ULL
T1/E1 M
ODE AND
C
LEAR
-C
HANNEL
E1 M
ODE
............................................................................168
24.4
F
RACTIONAL
T1/E1
MODE
......................................................................................................................169
T
ABLE
24-A. UTOPIA C
LOCK
M
ODE
C
ONFIGURATION
......................................................................................169
24.5
T
RANSMIT
O
PERATION
............................................................................................................................170
24.5.1
UTOPIA Side Transmit: Muxed Mode with One Transmit CLAV......................................................170
F
IGURE
24-2. P
OLLING
P
HASE AND
S
ELECTION
P
HASE AT
T
RANSMIT
I
NTERFACE
..............................................171
F
IGURE
24-3. E
ND AND
R
ESTART OF
C
ELL AT
T
RANSMIT
I
NTERFACE
................................................................172
F
IGURE
24-4. T
RANSMISSION TO
PHY P
AUSED FOR
T
HREE
C
YCLES
...................................................................173
24.5.2
UTOPIA Side Transmit: Direct Status Mode (Multitransmit CLAV).................................................173
F
IGURE
24-5. E
XAMPLE OF
D
IRECT
S
TATUS
I
NDICATION
, T
RANSMIT
D
IRECTION
..............................................174
24.5.3
Transmit Processing...........................................................................................................................175
F
IGURE
24-6. T
RANSMIT
C
ELL
F
LOW
...................................................................................................................175
24.6
R
ECEIVE
O
PERATION
...............................................................................................................................176
24.6.1
Receive Processing.............................................................................................................................176
F
IGURE
24-7. C
ELL
-D
ELINEATION
S
TATE
D
IAGRAM
...........................................................................................176
F
IGURE
24-8. H
EADER
C
ORRECTION
S
TATE
M
ACHINE
........................................................................................177
24.6.2
UTOPIA Side Receive: Muxed Mode with One Receive CLAV..........................................................178
F
IGURE
24-9. P
OLLING
P
HASE AND
S
ELECTION AT
R
ECEIVE
I
NTERFACE
............................................................178
F
IGURE
24-10. E
ND AND
R
ESTART OF
C
ELL
T
RANSMISSION AT
R
ECEIVE
I
NTERFACE
........................................179
24.6.3
UTOPIA Side Receive: Direct Status Mode (Multireceive CLAV).....................................................179
F
IGURE
24-11. E
XAMPLE OF
D
IRECT
S
TATUS
I
NDICATION
, R
ECEIVE
D
IRECTION
...............................................180
24.7
R
EGISTER
D
EFINITIONS
...........................................................................................................................181
24.8
R
ECEIVE
FIFO O
VERRUN
........................................................................................................................192
24.9
UTOPIA D
IAGNOSTIC
L
OOPBACK
..........................................................................................................192
24.1
25.
PROGRAMMABLE IN-BAND LOOP CODE GENERATION AND DETECTION........................193
相關(guān)PDF資料
PDF描述
DS2156LN T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2182 T1 Line Monitor
DS2182A T1 Line Monitor
DS2186 Transmit Line Interface
DS2187 Receive Line Interface
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS2156L+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS2156LN 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS2156LN+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS216 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC
DS2160 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Encryption Processor
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*