參數(shù)資料
型號(hào)： DS2156L
英文描述： T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
中文描述： T1/E1/J1單芯片收發(fā)器，TDM/UTOPIA II接口
文件頁數(shù)： 3/262頁
文件大?。?/td> 1515K
代理商： DS2156L
第1頁第2頁當(dāng)前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
DS2156
3 of 262
8.2
T1 T
RANSMIT
T
RANSPARENCY
.....................................................................................................................57
8.3
AIS-CI
AND
RAI-CI G
ENERATION AND
D
ETECTION
....................................................................................57
8.4
T1 R
ECEIVE
-S
IDE
D
IGITAL
-M
ILLIWATT
C
ODE
G
ENERATION
.......................................................................58
T
ABLE
8-A. T1 A
LARM
C
RITERIA
..........................................................................................................................60
9.
E1 FRAMER/FORMATTER CONTROL AND STATUS REGISTERS..............................................61
9.1
E1 C
ONTROL
R
EGISTERS
...............................................................................................................................61
T
ABLE
9-A. E1 S
YNC
/R
ESYNC
C
RITERIA
...............................................................................................................62
9.2
A
UTOMATIC
A
LARM
G
ENERATION
................................................................................................................65
9.3
E1 I
NFORMATION
R
EGISTERS
........................................................................................................................66
T
ABLE
9-B. E1 A
LARM
C
RITERIA
...........................................................................................................................67
10.
COMMON CONTROL AND STATUS REGISTERS ............................................................................68
T1/E1 S
TATUS
R
EGISTERS
........................................................................................................................69
10.1
11.
12.
I/O PIN CONFIGURATION OPTIONS...................................................................................................75
LOOPBACK CONFIGURATION ............................................................................................................77
P
ER
-C
HANNEL
L
OOPBACK
........................................................................................................................79
12.1
13.
ERROR COUNT REGISTERS .................................................................................................................81
L
INE
-C
ODE
V
IOLATION
C
OUNT
R
EGISTER
(LCVCR)...............................................................................82
13.1.1
T1 Operation.........................................................................................................................................82
T
ABLE
13-A. T1 L
INE
-C
ODE
V
IOLATION
C
OUNTING
O
PTIONS
..............................................................................82
13.1.2
E1 Operation.........................................................................................................................................82
T
ABLE
13-B. E1 L
INE
-C
ODE
V
IOLATION
C
OUNTING
O
PTIONS
..............................................................................82
13.2
P
ATH
C
ODE
V
IOLATION
C
OUNT
R
EGISTER
(PCVCR) ..............................................................................84
13.2.1
T1 Operation.........................................................................................................................................84
T
ABLE
13-C. T1 P
ATH
C
ODE
V
IOLATION
C
OUNTING
A
RRANGEMENTS
................................................................84
13.2.2
E1 Operation.........................................................................................................................................84
13.3
F
RAMES
O
UT
-
OF
-S
YNC
C
OUNT
R
EGISTER
(FOSCR)................................................................................85
13.3.1
T1 Operation.........................................................................................................................................85
T
ABLE
13-D. T1
F
RAMES
O
UT
-
OF
-S
YNC
C
OUNTING
A
RRANGEMENTS
.................................................................85
13.3.2
E1 Operation.........................................................................................................................................85
13.4
E-B
IT
C
OUNTER
(EBCR)...........................................................................................................................86
13.1
14.
15.
DS0 MONITORING FUNCTION.............................................................................................................87
SIGNALING OPERATION.......................................................................................................................89
R
ECEIVE
S
IGNALING
.................................................................................................................................89
F
IGURE
15-1. S
IMPLIFIED
D
IAGRAM OF
R
ECEIVE
S
IGNALING
P
ATH
......................................................................89
15.1.1
Processor-Based Signaling...................................................................................................................89
15.1.2
Hardware-Based Receive Signaling.....................................................................................................90
15.2
T
RANSMIT
S
IGNALING
...............................................................................................................................95
F
IGURE
15-2. S
IMPLIFIED
D
IAGRAM OF
T
RANSMIT
S
IGNALING
P
ATH
...................................................................95
15.2.1
Processor-Based Mode.........................................................................................................................95
T
ABLE
15-A. T
IME
S
LOT
N
UMBERING
S
CHEMES
...................................................................................................96
15.2.2
Software Signaling Insertion-Enable Registers, E1 CAS Mode............................................................99
15.2.3
Software Signaling Insertion-Enable Registers, T1 Mode..................................................................101
15.2.4
Hardware-Based Mode.......................................................................................................................101
15.1
16.
PER-CHANNEL IDLE CODE GENERATION....................................................................................102
T
ABLE
16-A. I
DLE
-C
ODE
A
RRAY
A
DDRESS
M
APPING
.........................................................................................102
16.1
I
DLE
-C
ODE
P
ROGRAMMING
E
XAMPLES
..................................................................................................103
T
ABLE
16-B. GRIC
AND
GTIC F
UNCTIONS
.........................................................................................................104
相關(guān)PDF資料
PDF描述
DS2156LN T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2182 T1 Line Monitor
DS2182A T1 Line Monitor
DS2186 Transmit Line Interface
DS2187 Receive Line Interface
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS2156L+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS2156LN 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS2156LN+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS216 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC
DS2160 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Encryption Processor
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*