參數(shù)資料
型號： DS2156L
英文描述： T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
中文描述： T1/E1/J1單芯片收發(fā)器，TDM/UTOPIA II接口
文件頁數(shù)： 2/262頁
文件大小： 1515K
代理商： DS2156L
第1頁當(dāng)前第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
DS2156
2 of 262
TABLE OF CONTENTS
1.
2.
MAIN FEATURES........................................................................................................................................8
DETAILED DESCRIPTION......................................................................................................................11
2.1
B
LOCK
D
IAGRAM
...........................................................................................................................................13
F
IGURE
2-1. B
LOCK
D
IAGRAM
................................................................................................................................13
F
IGURE
2-2. R
ECEIVE AND
T
RANSMIT
LIU (TDM B
ACKPLANE
E
NABLED
)...........................................................14
F
IGURE
2-3. R
ECEIVE AND
T
RANSMIT
LIU (UTOPIA B
ACKPLANE
E
NABLED
).....................................................15
F
IGURE
2-4. R
ECEIVE AND
T
RANSMIT
F
RAMER
/HDLC..........................................................................................16
F
IGURE
2-5. B
ACKPLANE
I
NTERFACE
(TDM B
ACKPLANE
E
NABLED
)...................................................................17
F
IGURE
2-6. B
ACKPLANE
I
NTERFACE
(UTOPIA B
US
E
NABLED
)...........................................................................18
3.
PIN FUNCTION DESCRIPTION.............................................................................................................19
3.1
TDM B
ACKPLANE
.........................................................................................................................................19
3.1.1
Transmit Side........................................................................................................................................19
3.1.2
Receive Side..........................................................................................................................................22
3.2
UTOPIA B
US
.................................................................................................................................................25
3.2.1
Receive Side..........................................................................................................................................25
3.2.2
Transmit Side........................................................................................................................................26
3.3
P
ARALLEL
C
ONTROL
P
ORT
P
INS
...................................................................................................................27
3.4
E
XTENDED
S
YSTEM
I
NFORMATION
B
US
........................................................................................................28
3.5
U
SER
O
UTPUT
P
ORT
P
INS
..............................................................................................................................29
3.6
JTAG T
EST
A
CCESS
P
ORT
P
INS
.....................................................................................................................30
3.7
L
INE
I
NTERFACE
P
INS
....................................................................................................................................31
3.8
S
UPPLY
P
INS
..................................................................................................................................................32
3.9
L
AND
G P
ACKAGE
P
INOUT
...........................................................................................................................33
T
ABLE
3-A. P
IN
D
ESCRIPTION
S
ORTED BY
P
IN
N
UMBER
(TDM B
ACKPLANE
E
NABLED
) .....................................33
T
ABLE
3-B. P
IN
D
ESCRIPTION
S
ORTED BY
P
IN
N
UMBER
(UTOPIA B
ACKPLANE
E
NABLED
)................................35
3.10
10
MM
CSBGA P
IN
C
ONFIGURATION
........................................................................................................37
F
IGURE
3-1. 10
MM
CSBGA P
IN
C
ONFIGURATION
(TDM S
IGNALS
S
HOWN
).........................................................37
4.
PARALLEL PORT.....................................................................................................................................38
4.1
R
EGISTER
M
AP
..............................................................................................................................................38
T
ABLE
4-A. R
EGISTER
M
AP
S
ORTED BY
A
DDRESS
................................................................................................38
4.2
UTOPIA B
US
R
EGISTERS
..............................................................................................................................44
T
ABLE
4-B. UTOPIA R
EGISTER
M
AP
.....................................................................................................................44
5.
6.
SPECIAL PER-CHANNEL REGISTER OPERATION.........................................................................45
PROGRAMMING MODEL.......................................................................................................................47
F
IGURE
6-1. P
ROGRAMMING
S
EQUENCE
.................................................................................................................47
6.1
P
OWER
-U
P
S
EQUENCE
...................................................................................................................................48
6.1.1
Master Mode Register...........................................................................................................................48
6.2
I
NTERRUPT
H
ANDLING
..................................................................................................................................49
6.3
S
TATUS
R
EGISTERS
........................................................................................................................................49
6.4
I
NFORMATION
R
EGISTERS
.............................................................................................................................50
6.5
I
NTERRUPT
I
NFORMATION
R
EGISTERS
..........................................................................................................50
7.
CLOCK MAP ..............................................................................................................................................51
F
IGURE
7-1. C
LOCK
M
AP
(TDM M
ODE
).................................................................................................................51
8.
T1 FRAMER/FORMATTER CONTROL AND STATUS REGISTERS..............................................52
8.1
T1 C
ONTROL
R
EGISTERS
...............................................................................................................................52
相關(guān)PDF資料
PDF描述
DS2156LN T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2182 T1 Line Monitor
DS2182A T1 Line Monitor
DS2186 Transmit Line Interface
DS2187 Receive Line Interface
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS2156L+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS2156LN 功能描述:網(wǎng)絡(luò)控制器與處理器 IC RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS2156LN+ 功能描述:網(wǎng)絡(luò)控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
DS216 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC
DS2160 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Encryption Processor
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*