- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376803 > DM93L22 PDF資料下載
參數(shù)資料
| 型號： | DM93L22 |
| 文件頁數(shù)： | 147/158頁 |
| 文件大?。?/td> | 2668K |
| 代理商： | DM93L22 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁當(dāng)前第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁
Switching Characteristics
V
CC
e a
5.0V, T
A
e a
25
§
C (See Section 1 for Test Waveforms and Output Load)
Symbol
Parameter
C
L
e
15 pF
Units
Min
Max
t
PLH
t
PHL
Propagation Delay
E to Q
n
45
42
ns
t
PLH
t
PHL
Propagation Delay
D to Q
n
65
45
ns
t
PLH
t
PHL
Propagation Delay
A
n
to Q
n
66
66
ns
t
PHL
Propagation Delay
CL to Q
n
55
ns
Functional Description
The 93L34 has four modes of operation which are shown in
the Mode Select Table. In the addressable latch mode, data
on the data line (D) is written into the addressed latch. The
addressed latch will follow the Data input with all non-ad-
dressed latches remaining in their previous states. In the
memory mode, all latches remain in their previous state and
are unaffected by the data or address inputs. To eliminate
the possibility of entering erroneous data into the latches,
the Enable should be held HIGH while the Address lines are
changing. In the 1-of-8 decoding or demultiplexing mode,
the addressed output will follow the state of the D input with
all other outputs in the LOW state. In the clear mode all
outputs are LOW and unaffected by the address and data
inputs. When operating the 93L34 as an addressable latch,
changing more than one bit of the address could impose a
transient wrong address. Therefore, this should only be
done while in the memory mode.
Mode Select Table
E
CL
Mode
L
H
L
H
H
H
L
L
Addressable Latch
Memory
Active HIGH 8-Channel Demultiplexer
Clear
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DM93L24 | |
| DM93L34 | |
| DM9300 | |
| DM9322 | |
| DM9368 | 7-Segment Decoder/Driver/Latch with Constant Current Source Outputs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DM93L24 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| DM93L28 | 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:Dual 8-Bit Shift Register |
| DM93L28N | 功能描述:計(jì)數(shù)器移位寄存器 Dual 8-Bit Shift Reg RoHS:否 制造商:Texas Instruments 計(jì)數(shù)器類型: 計(jì)數(shù)順序:Serial to Serial/Parallel 電路數(shù)量:1 封裝 / 箱體:SOIC-20 Wide 邏輯系列: 邏輯類型: 輸入線路數(shù)量:1 輸出類型:Open Drain 傳播延遲時(shí)間:650 ns 最大工作溫度:+ 125 C 最小工作溫度:- 40 C 封裝:Reel |
| DM93L34 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| DM93L38 | 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:8-Bit Multiple Port Register |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。