參數(shù)資料
型號(hào): DM93L22
文件頁(yè)數(shù): 113/158頁(yè)
文件大小: 2668K
代理商: DM93L22
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)當(dāng)前第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)
Switching Characteristics
V
CC
e a
5.0V, T
A
e a
25
§
C (See Section 1 for waveforms and load configurations)
Symbol
Parameter
C
L
e
15 pF
Units
Min
Max
t
PLH
t
PHL
Propagation Delay
S0 to Z
60
75
ns
t
PLH
t
PHL
Propagation Delay
S0 to Z
70
50
ns
t
PLH
t
PHL
Propagation Delay
E to Z
60
75
ns
t
PLH
t
PHL
Propagation Delay
E to Z
70
45
ns
t
PLH
t
PHL
Propagation Delay
In to Z
70
65
ns
t
PLH
t
PHL
Propagation Delay
In to Z
55
55
ns
Functional Description
The 93L12 is a logical implementation of a single pole, eight
position switch with the switch position controlled by the
state of three Select inputs, S0, S1, S2. Both assertion and
negation outputs are provided. The Enable input (E) is ac-
tive LOW. When it is not activated the negation output is
HIGH and the assertion output is LOW, regardless of all
other inputs. The logic function provided at the output is:
Z
e
E
#
(I0
#
S0
#
S1
#
S2
a
I1
#
S0
#
S1
#
S2
a
I2
#
S0
#
S1
#
S2
a
I3
#
S0
#
S1
#
S2
a
I4
#
S0
#
S1
#
S2
a
I5
#
S0
#
S1
#
S2
a
I6
#
S0
#
S1
#
S2
a
I7
#
S0
#
S1
#
S2).
The 93L12 provides the ability, in one package, to select
from eight sources of data or control information. By proper
manipulation of the inputs, the 93L12 can provide any logic
function of four variables and its negation. Thus any number
of random logic elements used to generate unusual truth
tables can be replaced by one 93L12.
Truth Table
Inputs
Outputs
E
S2
S1
S0
I0
I1
I2
I3
I4
I5
I6
I7
Z
Z
H
L
L
L
X
L
L
L
X
L
L
L
X
L
L
H
X
L
H
X
X
X
X
L
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
H
H
L
H
L
L
H
L
L
L
L
L
L
L
L
L
L
H
H
H
H
L
L
H
X
X
X
X
H
X
X
X
X
L
H
X
X
X
X
L
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
L
H
L
H
H
L
H
L
L
L
L
L
L
H
H
H
H
L
L
L
H
L
L
H
X
X
X
X
X
X
X
X
X
X
X
X
H
X
X
X
X
L
H
X
X
X
X
L
X
X
X
X
X
X
X
X
L
H
L
H
H
L
H
L
L
L
L
L
L
H
H
H
H
H
L
H
H
H
H
H
L
L
H
H
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
X
H
X
X
X
X
X
L
H
X
X
X
X
X
L
H
L
H
L
H
L
H
L
H
L
H
H
e
HIGH Voltage Level
L
e
LOW Voltage Level
X
e
Immaterial
3
相關(guān)PDF資料
PDF描述
DM93L24
DM93L34
DM9300
DM9322
DM9368 7-Segment Decoder/Driver/Latch with Constant Current Source Outputs
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DM93L24 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
DM93L28 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:Dual 8-Bit Shift Register
DM93L28N 功能描述:計(jì)數(shù)器移位寄存器 Dual 8-Bit Shift Reg RoHS:否 制造商:Texas Instruments 計(jì)數(shù)器類型: 計(jì)數(shù)順序:Serial to Serial/Parallel 電路數(shù)量:1 封裝 / 箱體:SOIC-20 Wide 邏輯系列: 邏輯類型: 輸入線路數(shù)量:1 輸出類型:Open Drain 傳播延遲時(shí)間:650 ns 最大工作溫度:+ 125 C 最小工作溫度:- 40 C 封裝:Reel
DM93L34 制造商:未知廠家 制造商全稱:未知廠家 功能描述:
DM93L38 制造商:FAIRCHILD 制造商全稱:Fairchild Semiconductor 功能描述:8-Bit Multiple Port Register