參數(shù)資料
型號(hào): CY505YC64DT
廠商: Silicon Laboratories Inc
文件頁(yè)數(shù): 6/24頁(yè)
文件大?。?/td> 0K
描述: IC CLK CK505 BROADWATER 64TSSOP
標(biāo)準(zhǔn)包裝: 28
類型: 時(shí)鐘/頻率發(fā)生器
PLL:
主要目的: Intel CPU 服務(wù)器
輸入: 晶體
輸出: HCSL,LVCMOS
電路數(shù): 1
比率 - 輸入:輸出: 1:24
差分 - 輸入:輸出: 無(wú)/是
頻率 - 最大: 400.9MHz
電源電壓: 3.135 V ~ 3.465 V
工作溫度: 0°C ~ 85°C
安裝類型: 表面貼裝
封裝/外殼: 64-TFSOP (0.240",6.10mm 寬)
供應(yīng)商設(shè)備封裝: 64-TSSOP
包裝: 管件
CY505YC64D
....................Document #: 001-03543 Rev *E Page 14 of 24
CPU_STP# Deassertion
The deassertion of the CPU_STP# signal will cause all CPU
outputs that were stopped to resume normal operation in a
synchronous manner, synchronous manner meaning that no
short or stretched clock pulses will be produce when the clock
resumes. The maximum latency from the deassertion to active
outputs is no more than two CPU clock cycles.
CP U_ S T P #
CP UT
CP UC
Figure 4. CPU_STP# Assertion Waveform
CPU_STP#
CPUT
CP UC
CP UT Internal
T drive_CPU_ST P#,10 ns>200 mV
CP UC Internal
CPU_STP# Deassertion Waveform
CPUC(Stoppable)
CPUT(Stoppable)
CPUC(Free Running
CPUT(Free Running
PD#
1.8mS
CPU_STOP#
DOT96C
DOT96T
CPU_STP# = Driven, CPU_PD = Driven, DOT_PD = Driven
相關(guān)PDF資料
PDF描述
CYW150OXC IC CLOCK 440BX AGP 56SSOP
CYW173SXC IC CLK GEN TAPE DRV 4CH 16SOIC
CYW305OXC IC CLOCK W305 SOLANO 56SSOP
DAC5674IPHPG4 IC DAC 14BIT 400MSPS 48-HTQFP
DAC7621EBG4 IC SNGL 12BIT PARALLEL D/A 20SSO
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY505YC64DTT 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 CK505 Lakeport Bearlake RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
CY50C475Z 制造商:PHILIPS 功能描述:Miniature Monolithic Epoxy Coated Ceramic Radial Leads Capacitor - 4.7uF 50dcV +80-20%
CY512 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Stepper System Controller
CY512P 制造商:CYLINK 功能描述:512P
CY525 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Stepper System Controller