參數(shù)資料
型號(hào)： CY505YC64DT
廠商： Silicon Laboratories Inc
文件頁(yè)數(shù)： 21/24頁(yè)
文件大?。?/td> 0K
描述： IC CLK CK505 BROADWATER 64TSSOP
標(biāo)準(zhǔn)包裝： 28
類(lèi)型： 時(shí)鐘/頻率發(fā)生器
PLL： 是
主要目的： Intel CPU 服務(wù)器
輸入： 晶體
輸出： HCSL，LVCMOS
電路數(shù)： 1
比率 - 輸入:輸出： 1:24
差分 - 輸入:輸出： 無(wú)/是
頻率 - 最大： 400.9MHz
電源電壓： 3.135 V ~ 3.465 V
工作溫度： 0°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 64-TFSOP （0.240"，6.10mm 寬）
供應(yīng)商設(shè)備封裝： 64-TSSOP
包裝： 管件
CY505YC64D
......................Document #: 001-03543 Rev *E Page 6 of 24
7
HW pin
FS_C
CPU Frequency Select Bit, set by HW
6
HW pin
FS_B
CPU Frequency Select Bit, set by HW
5
HW pin
FS_A
CPU Frequency Select Bit, set by HW
4
0
iAMT_EN
Set via SMBus or by combination of PWRDWN, CPU_STP, and PCI_STP
0 = Legacy Mode, 1 = iAMT Enabled
3
0
RESERVED
2
0
SRC_SEL
Select source for SRC clock,
0 = SRC_MAIN = PLL1, PLL3_CFB Table applies
1 = SRC_MAIN = PLL3, PLL3_CFB Table does not apply
1
0
SATA_SEL
Select source of SATA clock
0 = SATA SRC_MAIN, 1= SATA PLL2
0
1
PD_Restore
Save Config. In powerdown
0 = Config. Cleared, 1 = Config. Saved
Byte 0: Control Register 0
Byte 1: Control Register 1
Bit
@Pup
Name
Description
7
0
SRC0_SEL
Select for SRC0 or DOT96, 0 = SRC0, 1 = DOT96
6
0
PLL1_SS_DC
Select for down or center SS,
0 = Down spread, 1 = Center spread
5
0
PLL3_SS_DC
Select for down or center SS,
0 = Down spread, 1 = Center spread
4
0
PLL3_CFB3
Bit 4:1 only apply when SRC_SEL=0
0000 = PLL3 Disable Default
PLL3 OFF, SRC1 = SRC_MAIN
0001 = 100 MHz 0.5% SSC Stby
PLL3 ON, SRC1 = SRC_MAIN
0010 = 100 MHz 0.5% SSC
Only SRC1 sourced from PLL3
0011 = 100 MHz 1.0% SSC
Only SRC1 sourced from PLL3
0100 = 100 MHz 1.5% SSC
Only SRC1 sourced from PLL3
0101 = 100 MHz 2.0% SSC
Only SRC1 sourced from PLL3
0110 = RESERVED
0111 = RESERVED
1000 = RESERVED
1001 = RESERVED
1010 = RESERVED
1011 = RESERVED
1100 = 25 MHz, 3.3V
Enabled through Byte 8 Bit 1
1101 = RESERVED
1110 = RESERVED
1111 = RESERVED
3
0
PLL3_CFB2
2
0
PLL3_CFB1
1
PLL3_CFB0
0
1
PCI_SEL
Select PCI Clock source from PLL1 or SRC_MAIN
0 = PLL1, 1 = SRC_MAIN
Byte 2: Control Register 2
Bit
@Pup
Name
Description
7
1
REF
Output enable for REF
0 = Output Disabled, 1 = Output Enabled
6
1
USB
Output enable for USB
0 = Output Disabled, 1 = Output Enabled
5
1
PCIF_0
Output enable for PCIF_0
0 = Output Disabled, 1 = Output Enabled
4
1
PCI4
Output enable for PCI4, 0 = Output Disabled, 1 = Output Enabled
3
1
PCI3
Output enable for PCI3, 0 = Output Disabled, 1 = Output Enabled
2
1
PCI2
Output enable for PCI2, 0 = Output Disabled, 1 = Output Enabled
相關(guān)PDF資料
PDF描述
CYW150OXC IC CLOCK 440BX AGP 56SSOP
CYW173SXC IC CLK GEN TAPE DRV 4CH 16SOIC
CYW305OXC IC CLOCK W305 SOLANO 56SSOP
DAC5674IPHPG4 IC DAC 14BIT 400MSPS 48-HTQFP
DAC7621EBG4 IC SNGL 12BIT PARALLEL D/A 20SSO
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY505YC64DTT 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 CK505 Lakeport Bearlake RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
CY50C475Z 制造商:PHILIPS 功能描述:Miniature Monolithic Epoxy Coated Ceramic Radial Leads Capacitor - 4.7uF 50dcV +80-20%
CY512 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Stepper System Controller
CY512P 制造商:CYLINK 功能描述:512P
CY525 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Stepper System Controller
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*