參數(shù)資料
型號(hào)： CY39100V208-83BGI
廠商： Cypress Semiconductor Corp.
英文描述： CPLDs at FPGA Densities
中文描述： CPLD器件在FPGA的密度
文件頁(yè)數(shù)： 76/86頁(yè)
文件大小： 1235K
代理商： CY39100V208-83BGI
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 76 of 86
Y7
Y8
Y9
Y10
Y11
Y12
Y13
Y14
Y15
Y16
Y17
Y18
Y19
Y20
Y21
Y22
AA1
AA2
AA3
AA4
AA5
AA6
AA7
AA8
AA9
AA10
AA11
AA12
AA13
AA14
AA15
AA16
AA17
AA18
AA19
AA20
AA21
AA22
AB1
AB2
AB3
AB4
IO2
NC
NC
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
NC
NC
NC
NC
NC
GND
GND
NC
V
CCIO2
IO/V
REF2
IO2
NC
IO2
NC
NC
IO2
IO3
IO3
NC
IO3
NC
NC
IO/V
REF3
V
CCIO3
NC
GND
GND
GND
GND
NC
NC
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
NC
NC
NC
GND
GND
NC
V
CCIO2
IO/V
REF2
IO2
IO2
IO2
NC
IO2
IO2
IO3
IO3
NC
IO3
IO3
IO3
IO/V
REF3
V
CCIO3
NC
GND
GND
GND
GND
NC
NC
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
NC
NC
NC
GND
GND
IO2
V
CCIO2
IO/V
REF2
IO2
IO2
IO2
V
CCIO2
IO2
IO2
IO3
IO3
V
CCIO3
IO3
IO3
[20]
IO3
[20]
IO/V
REF3
V
CCIO3
NC
GND
GND
GND
GND
IO/V
REF2
IO/V
REF2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
IO3
GND
GND
IO2
V
CCIO2
IO/V
REF2
IO2
IO2
IO2
V
CCIO2
IO2
IO2
IO3
IO3
V
CCIO3
IO3
IO3
IO3
IO/V
REF3
V
CCIO3
IO3
GND
GND
GND
GND
IO/V
REF2
IO/V
REF2
Note:
20. These I/Os have a slightly higher t
(propagation delay) than the rest of the pins. The use of these pins on the same packages of different densities or the
pins in the same relative position in smaller or larger FBGAs for signals with critical timing should be avoided. When first implementing a design in these
packages, the timing-driven routing of
Warp
6.2 and later versions will ensure these pins are avoided when routing critical signal.
Table 14. 484 FBGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
相關(guān)PDF資料
PDF描述
CY39100V208-83MBC CPLDs at FPGA Densities
CY39100V208-83MBI CPLDs at FPGA Densities
CY39100V208-83MGC CPLDs at FPGA Densities
CY39100V208-83MGI CPLDs at FPGA Densities
CY39100V208-83NI CPLDs at FPGA Densities
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39100V208-83NC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V208B-125NTC 功能描述:IC CPLD 100K GATE 208BQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:40 系列:ispMACH® 4000C 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):5.0ns 電壓電源 - 內(nèi)部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數(shù)目:32 宏單元數(shù):512 門(mén)數(shù):- 輸入/輸出數(shù):128 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:176-LQFP 供應(yīng)商設(shè)備封裝:176-TQFP（24x24） 包裝:托盤(pán)
CY39100V208B-125NTXC 功能描述:IC CPLD 100K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:40 系列:ispMACH® 4000C 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):5.0ns 電壓電源 - 內(nèi)部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數(shù)目:32 宏單元數(shù):512 門(mén)數(shù):- 輸入/輸出數(shù):128 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:176-LQFP 供應(yīng)商設(shè)備封裝:176-TQFP（24x24） 包裝:托盤(pán)
CY39100V208B-200NTC 制造商:Cypress Semiconductor 功能描述: 制造商:Rochester Electronics LLC 功能描述:
CY39100V208B-200NTXC 功能描述:IC CPLD 100K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門(mén)數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤(pán)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*