參數(shù)資料
型號(hào)： CY39100V208-83BGI
廠商： Cypress Semiconductor Corp.
英文描述： CPLDs at FPGA Densities
中文描述： CPLD器件在FPGA的密度
文件頁(yè)數(shù)： 46/86頁(yè)
文件大?。?/td> 1235K
代理商： CY39100V208-83BGI
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 46 of 86
Table 9. Mode Select (MSEL) Pin Connectivity Table
Table 10. I/O Banks for Global Clock and Global Control
Pins (in all densities and packages)
Reconfig
TCLK
TDI
TDO
TMS
V
CC
V
CCIO0
V
CCIO1
V
CCIO2
V
CCIO3
V
CCIO4
V
CCIO5
V
CCIO6
V
CCIO7
V
CCJTAG
V
CCCNFG
V
CCPLL[18]
V
CCPRG
Config_Done
CCLK
CCE
Data
Reset
Input
Input
Input
Output
Input
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Power
Output
Output
Output
Input
Output
Pin to start configuration of Delta39K
JTAG Test Clock
JTAG Test Data In
JTAG Test Data Out
JTAG Test Mode Select
Operating Voltage
V
CC
for I/O bank 0
V
CC
for I/O bank 1
V
CC
for I/O bank 2
V
CC
for I/O bank 3
V
CC
for I/O bank 4
V
CC
for I/O bank 5
V
CC
for I/O bank 6
V
CC
for I/O bank 7
V
CC
for JTAG pins
V
CC
for Configuration port
V
CC
for PLL
V
CC
for programming the Self-Boot solution embedded boot PROM
Flag indicating that configuration is complete
Configuration Clock for serial interface with the external boot PROM
Chip select for the external boot PROM (active low)
Pin to receive configuration data from the external boot PROM
Reset signal to interface with the external boot PROM
Table 8. Pin Definition Table
Pin Name
Function
Description
GND
V
CCCNFG
Delta39K - Self-Boot Solution
Delta39K - with external boot PROM
GCLK[0]
GCTL[0]
0
GCLK[1]
GCTL[1]
5
GCLK[2]
GCTL[2]
6
GCLK[3]
GCTL[3]
7
Bank
Number
Table 11. 208 EQFP/PQFP Pin Table
Pin
1
2
3
4
5
6
7
8
9
10
11
CY39030
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39050
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39100
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39165
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
CY39200
GCTL0
GND
GCLK0
GND
IO0
IO0
IO0
IO/V
REF0
IO0
IO0
V
CCIO0
Note:
18. The PLL is available in Delta39K ‘V’ devices (2.5V/3.3V) and not in Delta39K ‘Z’ devices (1.8V). In Delta39K ‘Z’ devices, connect V
CCPLL
to V
CC
.
相關(guān)PDF資料
PDF描述
CY39100V208-83MBC CPLDs at FPGA Densities
CY39100V208-83MBI CPLDs at FPGA Densities
CY39100V208-83MGC CPLDs at FPGA Densities
CY39100V208-83MGI CPLDs at FPGA Densities
CY39100V208-83NI CPLDs at FPGA Densities
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39100V208-83NC 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39100V208B-125NTC 功能描述:IC CPLD 100K GATE 208BQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:40 系列:ispMACH® 4000C 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):5.0ns 電壓電源 - 內(nèi)部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數(shù)目:32 宏單元數(shù):512 門(mén)數(shù):- 輸入/輸出數(shù):128 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:176-LQFP 供應(yīng)商設(shè)備封裝:176-TQFP（24x24） 包裝:托盤(pán)
CY39100V208B-125NTXC 功能描述:IC CPLD 100K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:40 系列:ispMACH® 4000C 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):5.0ns 電壓電源 - 內(nèi)部:1.65 V ~ 1.95 V 邏輯元件/邏輯塊數(shù)目:32 宏單元數(shù):512 門(mén)數(shù):- 輸入/輸出數(shù):128 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:176-LQFP 供應(yīng)商設(shè)備封裝:176-TQFP（24x24） 包裝:托盤(pán)
CY39100V208B-200NTC 制造商:Cypress Semiconductor 功能描述: 制造商:Rochester Electronics LLC 功能描述:
CY39100V208B-200NTXC 功能描述:IC CPLD 100K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門(mén)數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤(pán)
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*