- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378471 > CXD2548R (Sony Corporation) CD Digital Signal Processor with Built-in Digital Servo and DAC PDF資料下載
參數(shù)資料
| 型號(hào)： | CXD2548R |
| 廠商： | Sony Corporation |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | CD Digital Signal Processor with Built-in Digital Servo and DAC |
| 中文描述： | CD數(shù)字信號(hào)處理器，具有內(nèi)置數(shù)字伺服和DAC |
| 文件頁(yè)數(shù)： | 42/113頁(yè) |
| 文件大小： | 1286K |
| 代理商： | CXD2548R |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)當(dāng)前第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)
– 42 –
CXD2548R
$DX commands
Command bit
Description
DCLV PWM MD = 1
DCLV PWM MD = 0
Digital CLV PWM mode specified. Both MDS and MDP are used.
CLV-W and CAV-W modes can not be used.
Digital CLV PWM mode specified. Ternary MDP values are output.
CLV-W and CAV-W modes can be used.
Command bit
Description
TB = 0
TB = 1
TP = 0
TP = 1
Bottom hold at a cycle of RFCK/32 in CLVS mode.
Bottom hold at a cycle of RFCK/16 in CLVS mode.
Peak hold at a cycle of RFCK/4 in CLVS mode.
Peak hold at a cycle of RFCK/2 in CLVS mode.
Command
D23
DCLV
PWM MD
TB
TP
Gain
CLVS
VP7
VP6
VP5
VP4
VP3
VP2
VP1
VP0
D22
D21
D20
D19
D18
D17
D16
D15
D14
D13
D12
Data 1
Data 2
CLV CTRL
Data 3
See "$CX Commands".
Command bit
Description
VP0 to 7 = F0 (H)
:
VP0 to 7 = E0 (H)
Playback at half (normal) speed
to
Playback at normal (double) speed
The rotational velocity R of the spindle can be
expressed with the following equation.
R =
32
256 – n
R: Relative velocity at normal speed = 1
n: VP0 to 7 setting value
Notes)
1) Values in parentheses are for when DSPB is 1.
2) Values when the crystal is 16.9344MHz and XTSL is low or when the crystal is 33.8688MHz and XTSL is
high.
3) The VP0 to 7 setting values are valid in CAV-W mode.
2
R
1.5
1
0.5
F0
E0
VP0 to 7 setting value [HEX]
DSPB = 1
DSPB = 0
Fig. 2-1.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CXD2552 | 1 BIT D/A CONVERTER |
| CXD2552Q | 1 BIT D/A CONVERTER |
| CXD2597Q | CD Digital Signal Processor with Built-in Digital Servo and DAC |
| CXD2720Q-2 | CAP 10UF 50V 20% TANT SMD-7343-43 TR-13 GOLD |
| CXD2724AQ-1 | Single-Chip Dolby Pro Logic Surround Decoder |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CXD2550P | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Digital Filter for CD |
| CXD2551M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital Filter |
| CXD2551M/P | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital Filter |
| CXD2551P | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Digital Filter |
| CXD2552 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:1 BIT D/A CONVERTER |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。