- 您現在的位置：買賣IC網 > PDF目錄362443 > AS4SD4M16A2-10 x16 SDRAM PDF資料下載
參數資料
| 型號： | AS4SD4M16A2-10 |
| 英文描述： | x16 SDRAM |
| 中文描述： | x16內存 |
| 文件頁數： | 31/51頁 |
| 文件大?。?/td> | 1071K |
| 代理商： | AS4SD4M16A2-10 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁當前第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁
S DR A M
AS4SD16M16
Austin Semiconductor, Inc.
AS4SD16M16
Rev. 1.5 6/03
Austin Semiconductor, Inc. reserves the right to change products or specifications without notice.
31
INITIALIZE AND LOAD MODE REGISTER
2
TIMING PARAMETERS
MIN
0.8
MAX
MIN
1.5
MAX
t
AH
ns
t
CKS
ns
t
AS
1.5
ns
t
CMH
0.8
ns
t
CH
2.5
ns
t
CMS
1.5
ns
t
CL
2.5
ns
t
MRD
t
RFC
3
2
t
CK
t
CK(3)
7.5
ns
66
ns
t
CK(2)
10
ns
t
RP
20
ns
t
CKH
0.8
ns
-75
UNITS
-75
SYMBOL*
UNITS
SYMBOL*
*CAS latency indicated in parentheses.
NOTES:
1. The mode register may be loaded prior to the AUTO REFRESH cycles if desired.
2. If CS is HIGH at clock HIGH time, all commands applied are NOP, with CKE a “Don’t Care”.
3. JEDEC and PC100 specify three clocks
4. Outputs are guaranteed High-Z after command is issued.
5. A12 should be a LOW at t
P
+ 1.
相關PDF資料 |
PDF描述 |
|---|---|
| AS4SD4M16A2-8 | x16 SDRAM |
| AS5010 | Voltage Reference |
| AS5010GN | Voltage Reference |
| AS5010HN | Voltage Reference |
| AS5010JT | Voltage Reference |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AS4SD4M16A2-8 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SDRAM |
| AS4SD4M16DG-10/IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:4 Meg x 16 SDRAM Synchronous DRAM Memory |
| AS4SD4M16DG-10/XT | 制造商:Micross Components 功能描述:SDRAM-SDR,64MB - Trays |
| AS4SD4M16DG-8/ET | 制造商:Micross Components 功能描述:SDRAM-SDR,64MB - Trays |
| AS4SD4M16DG-8/IT | 制造商:Micross Components 功能描述:SDRAM-SDR,64MB - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。