- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄375267 > ADSP-21362BBCZ-1AA (ANALOG DEVICES INC) SHARC Processor PDF資料下載
參數(shù)資料
| 型號： | ADSP-21362BBCZ-1AA |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | SHARC Processor |
| 中文描述： | 16-BIT, 55.55 MHz, OTHER DSP, PBGA136 |
| 封裝： | ROHS COMPLIANT, MO-205AE, CSBGA-136 |
| 文件頁數(shù)： | 26/52頁 |
| 文件大?。?/td> | 1320K |
| 代理商： | ADSP-21362BBCZ-1AA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
Rev. A
|
Page 26 of 52
|
December 2006
ADSP-21362/ADSP-21363/ADSP-21364/ADSP-21365/ADSP-21366
Memory Read—Parallel Port
Use these specifications for asynchronous interfacing to memo-
ries (and memory-mapped peripherals) when the ADSP-2136x
is accessing external memory space.
Table 22. 8-Bit Memory Read Cycle
Parameter
Timing Requirements
t
DRS
1
t
DRH
t
DAD
1
Min
Max
Unit
AD7–0 Data Setup Before RD High
AD7–0 Data Hold After RD High
AD15–8 Address to AD7–0 Data Valid
3.3
0
ns
ns
ns
D + t
PCLK
– 5.0
Switching Characteristics
t
ALEW
t
ADAS
2
t
RRH
ALE Pulse Width
AD15–0 Address Setup Before ALE Deasserted
Delay Between RD Rising Edge to Next
Falling Edge
ALE Deasserted to Read Asserted
Read Deasserted to ALE Asserted
AD15–0 Address Hold After ALE Deasserted
ALE Deasserted to AD7–0 Address in High Z
RD Pulse Width
AD7–0 ALE Address Drive After Read High
AD15–8 Address Hold After RD High
AD15–8 Address to RD High
D = (data cycle duration = the value set by the PPDUR Bits (5–1) in the PPCTL register)
×
t
PCLK
H = t
PCLK
(if a hold cycle is specified, else H = 0)
F = 7
×
t
PCLK
(if FLASH_MODE is set, else F = 0)
t
PCLK
= (peripheral) clock period = 2
×
t
CCLK
2 × t
PCLK
– 2.0
t
PCLK
– 2.5
H + t
PCLK
– 1.4
ns
ns
ns
t
ALERW
t
RWALE
t
ADAH
2
t
ALEHZ
2
t
RW
t
RDDRV
t
ADRH
t
DAWH
2 × t
PCLK
– 3.8
F + H + 0.5
t
PCLK
– 2.3
t
PCLK
D – 2.0
F + H + t
PCLK
– 2.3
H
D + t
PCLK
– 4.0
ns
ns
ns
ns
ns
ns
ns
ns
t
PCLK
+ 3.0
1
The timing specified here is sufficient to satisfy either t
or t
as they are independent.
2
On reset, ALE is an active high cycle. However, it can be configured by software to be active low.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-21362KBC-1AA | SHARC Processor |
| ADSP-21362KBCZ-1AA | SHARC Processor |
| ADSP-21362WBBCZ-1A | SHARC Processor |
| ADSP-21363BBC-1AA | SHARC Processor |
| ADSP-21363BBCZ-1AA | SHARC Processor |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21362BSWZ-1AA | 功能描述:IC DSP 32BIT 333MHZ EPAD 144LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標準包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21362KBC-1AA | 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit/40-Bit 333MHz 333MIPS 136-Pin CSP-BGA |
| ADSP-21362KBCZ-1AA | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
| ADSP-21362KSWZ-1AA | 制造商:Analog Devices 功能描述:IC SHARC DSP 333MHZ SMD LQFP144 |
| ADSP-21362WBBCZ-1A | 制造商:AD 制造商全稱:Analog Devices 功能描述:SHARC Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。