- 您現在的位置：買賣IC網 > PDF目錄19463 > ADSP-21065LKSZ-264 (Analog Devices Inc)IC DSP CONTROLL 544KBIT 208-MQFP PDF資料下載
參數資料
| 型號： | ADSP-21065LKSZ-264 |
| 廠商： | Analog Devices Inc |
| 文件頁數： | 13/44頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP CONTROLL 544KBIT 208-MQFP |
| 產品培訓模塊： | SHARC Processor Overview |
| 標準包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | 主機接口，串行端口 |
| 時鐘速率： | 60MHz |
| 非易失內存： | 外部 |
| 芯片上RAM： | 64kB |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 3.30V |
| 工作溫度： | 0°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應商設備封裝： | 208-MQFP（28x28） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁當前第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
REV. C
ADSP-21065L
–20–
Synchronous Read/Write—Bus Slave
Use these specifications for ADSP-21065L bus master accesses of a slave’s IOP registers or internal memory (in multiprocessor
memory space). The bus master must meet these (bus slave) timing requirements.
Parameter
Min
Max
Unit
Timing Requirements:
tSADRI
Address,
SW Setup Before CLKIN
24.5 + 25 DT
ns
tHADRI
Address,
SW Hold Before CLKIN
4.0 + 8 DT
ns
tSRWLI
RD/WR Low Setup Before CLKIN1
21.0 + 21 DT
ns
tHRWLI
RD/WR Low Hold After CLKIN
–2.50 – 5 DT
7.5 + 7 DT
ns
tRWHPI
RD/WR Pulse High
2.5
ns
tSDATWH
Data Setup Before
WR High
4.5
ns
tHDATWH
Data Hold After
WR High
0.0
ns
Switching Characteristics:
tSDDATO
Data Delay After CLKIN
31.75 + 21 DT
ns
tDATTR
Data Disable After CLKIN
2
1.0 – 2 DT
7.0 – 2 DT
ns
tDACK
ACK Delay After CLKIN
29.5 + 20 DT
ns
tACKTR
ACK Disable After CLKIN
2
1.0 – 2 DT
6.0 – 2 DT
ns
NOTES
1t
SRWLI is specified when Multiprocessor Memory Space Wait State (MMSWS bit in WAIT register ) is disabled; when MMSWS is enabled, tSRWLI (min) = 17.5 + 18 DT.
2See System Hold Time Calculation under Test Conditions for calculation of hold times given capacitive and dc loads.
For two ADSP-21065Ls to communicate synchronously as master and slave, certain master and slave specification combinations
must be satisfied. Do not compare specification values directly to calculate master/slave clock skew margins for those specifications
listed below. The following table shows the appropriate clock skew margin.
Table IV. Bus Master to Slave Skew Margins
Master Specification
Slave Specification
Skew Margin
tSSDATI
tSDDATO
tCK = 33.3 ns
+ 2.25 ns
tCK = 30.0 ns
+ 1.50 ns
tSACKC
tDACK
tCK = 33.3 ns
+ 3.00 ns
tCK = 30.0 ns
+ 2.25 ns
tDADRO
tSADRI
tCK = 33.3 ns
N/A
tCK = 30.0 ns
+ 2.75 ns
tDRWL (Max)
tSRWLI
tCK = 33.3 ns
+ 1.50 ns
tCK = 30.0 ns
+ 1.25 ns
tDRDO (Max)
tHRWLI (Max)
tCK = 33.3 ns
N/A
tCK = 30.0 ns
3.00 ns
tDWRO (Max)
tHRWLI (Max)
tCK = 33.3 ns
N/A
tCK = 30.0 ns
3.75 ns
相關PDF資料 |
PDF描述 |
|---|---|
| GEC06DRES-S13 | CONN EDGECARD 12POS .100 EXTEND |
| 180-015-102L001 | CONN DB15 MALE HD SOLDER CUP TIN |
| 171-025-203L031 | CONN DB25 FEMALE SLD CUP NICKEL |
| AGM24DTBN-S189 | CONN EDGECARD 48POS R/A .156 SLD |
| AYM24DTBH-S189 | CONN EDGECARD 48POS R/A .156 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ADSP-2106X | 制造商:AD 制造商全稱:Analog Devices 功能描述:DSP Microcomputer Family |
| ADSP-2109 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109KP-80 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2109LKP-55 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Low Cost DSP Microcomputers |
| ADSP-2111 | 制造商:AD 制造商全稱:Analog Devices 功能描述:ADSP-2100 Family DSP Microcomputers |
發(fā)布緊急采購，3分鐘左右您將得到回復。