參數(shù)資料
型號(hào)： ADSP-21060CZ-133
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 33/64頁(yè)
文件大小： 0K
描述： IC DSP CONTROLLER 32BIT 240CQFP
產(chǎn)品培訓(xùn)模塊： SHARC Processor Overview
標(biāo)準(zhǔn)包裝： 1
系列： SHARC®
類型： 浮點(diǎn)
接口： 主機(jī)接口，連接端口，串行端口
時(shí)鐘速率： 33MHz
非易失內(nèi)存： 外部
芯片上RAM： 512kB
電壓 - 輸入/輸出： 5.00V
電壓 - 核心： 5.00V
工作溫度： -40°C ~ 100°C
安裝類型： 表面貼裝
封裝/外殼： 240-CBFQFP 裸露焊盤
供應(yīng)商設(shè)備封裝： 240-CQFP（32x32）
包裝： 托盤
ADSP-21060/ADSP-21060L/ADSP-21062/ADSP-21062L/ADSP-21060C/ADSP-21060LC
Rev. F
|
Page 39 of 64
|
March 2008
Link Ports —2 × CLK Speed Operation
Calculation of link receiver data setup and hold relative to link
clock is required to determine the maximum allowable skew
that can be introduced in the transmission path between
LDATA and LCLK. Setup skew is the maximum delay that can
be introduced in LDATA relative to LCLK:
Setup Skew = tLCLKTWH min – tDLDCH – tSLDCL
Hold skew is the maximum delay that can be introduced in
LCLK relative to LDATA:
Hold Skew = tLCLKTWL min – tHLDCH – tHLDCL
Calculations made directly from 2 speed specifications will
result in unrealistically small skew times because they include
multiple tester guardbands.
Note that link port transfers at 2× CLK speed at 40 MHz
(tCK = 25 ns) may fail. However, 2× CLK speed link port trans-
fers at 33 MHz (tCK = 30 ns) work as specified.
Table 25. Link Port Service Request Interrupts:1
u and 2u Speed Operations
5 V
3.3 V
Unit
Parameter
Min
Max
Min
Max
Timing Requirements
tSLCK
LACK/LCLK Setup Before CLKIN Low1
10
ns
tHLCK
LACK/LCLK Hold After CLKIN Low1
22ns
1 Only required for interrupt recognition in the current cycle.
Table 26. Link Ports—Receive
5 V
3.3 V
Unit
Parameter
Min
Max
Min
Max
Timing Requirements
tSLDCL
Data Setup Before LCLK Low
2.5
2.25
ns
tHLDCL
Data Hold After LCLK Low
2.25
ns
tLCLKIW
LCLK Period (2
u Operation)
tCK/2
ns
tLCLKRWL
LCLK Width Low1
4.5
5.25
ns
tLCLKRWH
LCLK Width High2
4.25
4
ns
Switching Characteristics
tDLAHC
LACK High Delay After CLKIN High3
18 + DT/2
28.5 + DT/2
18 + DT/2
29.5 + DT/2
ns
tDLALC
LACK Low Delay After LCLK High4
616
6
16
ns
1 For ADSP-21060L, specification is 5 ns min.
2 For ADSP-21062, specification is 4 ns min, for ADSP-21060LC, specification is 4.5 ns min.
3 LACK goes low with t
DLALC relative to rise of LCLK after first nibble, but does not go low if the receiver’s link buffer is not about to fill.
4 For ADSP-21060L, specification is 6 ns min, 18 ns max. For ADSP-21060C, specification is 6 ns min, 16.5 ns max. For ADSP-21060LC, specification is 6 ns min, 18.5 ns max.
相關(guān)PDF資料
PDF描述
GBC22DRES CONN EDGECARD 44POS .100 EYELET
3-1624113-2 INDUCTOR 18NH 5% 0805
ADSP-21060CW-160 IC DSP CONTROLLER 32BIT 240CQFP
ADSP-21060LCB-133 IC DSP CONTROLLER 32BIT 225BGA
VI-B4Z-CY-F2 CONVERTER MOD DC/DC 2V 20W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21060CZ-160 功能描述:IC DSP CONTROLLER 32BIT 240CQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤
ADSP-21060CZ-160 制造商:Analog Devices 功能描述:Digital Signal Processor IC Supply Volta
ADSP-21060CZZ-133 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 33MHz 240-Pin CQFP 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT 33MHZ 240CQFP - Trays
ADSP-21060CZZ-160 制造商:Analog Devices 功能描述:DSP Floating-Point 32-Bit 40MHz 40MIPS 240-Pin CQFP 制造商:Analog Devices 功能描述:DSP FLOATING PT 32BIT 40MHZ 40MIPS 240CQFP - Trays
ADSP-21060DW-160 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*