- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1986 > AD9286BCPZRL7-500 (Analog Devices Inc)IC ADC 8BIT SPI/SRL 500M 48LFCSP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD9286BCPZRL7-500 |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 25/28頁(yè) |
| 文件大小： | 0K |
| 描述： | IC ADC 8BIT SPI/SRL 500M 48LFCSP |
| 標(biāo)準(zhǔn)包裝： | 750 |
| 位數(shù)： | 8 |
| 采樣率（每秒）： | 500M |
| 數(shù)據(jù)接口： | 串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 2 |
| 功率耗散（最大）： | 330mW |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 48-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 48-LFCSP-VQ（7x7） |
| 包裝： | 帶卷 (TR) |
| 輸入數(shù)目和類型： | 2 個(gè)差分，雙極 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)當(dāng)前第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)
AD9286
Data Sheet
Rev. B | Page 6 of 28
SWITCHING SPECIFICATIONS
AVDD = 1.8 V, DRVDD = 1.8 V, maximum sample rate, 1.0 dBFS differential input, 1.0 V internal reference, unless otherwise noted.
Table 4.
Parameter
Temperature
Min
Typ
Max
Unit
CLOCK INPUT PARAMETERS
Input Clock Rate
Full
60
500
MHz
CLK Period (tCLK)
Full
2
ns
CLK Pulse Width High (tCH)
Full
1
ns
DATA OUTPUT PARAMETERS
Data Propagation Delay (tPD)
3.7
ns
DCO Propagation Delay (tDCO)
Full
3.7
ns
DCO to Data Skew (tSKEW)
Full
280
60
100
ps
Pipeline Delay (Latency)
Full
11
Cycles
Aperture Delay (tA)
Full
1.0
ns
Aperture Uncertainty (Jitter, tJ)
Full
0.1
ps rms
Wake-Up Time1
Full
500
μs
OUT-OF-RANGE RECOVERY TIME
Full
4
Cycles
1 Wake-up time is dependent on the value of the decoupling capacitors.
SPI TIMING SPECIFICATIONS
Table 5.
Parameter
Description
Min
Typ
Max
Unit
SPI TIMING REQUIREMENTS
tDS
Setup time between the data and the rising edge of SCLK
2
ns
tDH
Hold time between the data and the rising edge of SCLK
2
ns
tCLK
Period of the SCLK
40
ns
tS
Setup time between CSB and SCLK
2
ns
tH
Hold time between CSB and SCLK
2
ns
tHIGH
SCLK pulse width high
10
ns
tLOW
SCLK pulse width low
10
ns
tEN_SDIO
Time required for the SDIO pin to switch from an input
to an output relative to the SCLK falling edge
10
ns
tDIS_SDIO
Time required for the SDIO pin to switch from an output
to an input relative to the SCLK rising edge
10
ns
Timing Diagrams
09
338-
002
N – 1
N – 2
N + 1
M – 11 N – 11 M – 10 N – 10 M – 9
N – 9
M – 8
M – 7
N – 8
N + 2
N + 4
N + 3
N
tCH
tCLK
M + 5
M + 4
M + 3
M + 1
M + 2
tA
M
M – 1
VIN1+, VIN1–
VIN2+, VIN2–
CLK+
CLK–
DCO+, DCO–
DATA
tA
tDCO
tSKEW
tPD
Figure 2. Output Timing Diagram, Sample Mode = Interleaved (Default)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AD9287BCPZRL7-100 | IC ADC 8BIT QUAD 100MSPS 48LFCSP |
| AD9288BSTZ-100 | IC ADC 8BIT DUAL 100MSPS 48-LQFP |
| AD9289BBC | IC ADC 8BIT QUAD 65MSPS 64CSPBGA |
| AD9410BSVZ | IC ADC 10BIT 210MSPS 80-TQFP |
| AD9411BSVZ-170 | IC ADC 10BIT 170MSPS 100TQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD9287 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Quad, 8-Bit, 100 MSPS Serial LVDS 1.8 V A/D Converter |
| AD9287-100EB | 制造商:Analog Devices 功能描述: |
| AD9287-100EB1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:High Speed ADC USB FIFO Evaluation Kit |
| AD9287-100EBZ | 功能描述:BOARD EVALUATION AD9287 RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估板 - 模數(shù)轉(zhuǎn)換器 (ADC) 系列:- 產(chǎn)品培訓(xùn)模塊:Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:1 系列:- ADC 的數(shù)量:1 位數(shù):12 采樣率（每秒）:94.4k 數(shù)據(jù)接口:USB 輸入范圍:±VREF/2 在以下條件下的電源（標(biāo)準(zhǔn)）:- 工作溫度:-40°C ~ 85°C 已用 IC / 零件:MAX11645 已供物品:板，軟件 |
| AD9287ABCPZ-100 | 功能描述:IC ADC 8BIT SRL 100MSPS 48LFCSP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個(gè)單端，雙極 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。