- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10524 > AD7723BSZ (Analog Devices Inc)IC ADC 16BIT SIGMA-DELTA 44MQFP PDF資料下載
參數(shù)資料
| 型號： | AD7723BSZ |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 29/32頁 |
| 文件大小： | 0K |
| 描述： | IC ADC 16BIT SIGMA-DELTA 44MQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 位數(shù)： | 16 |
| 采樣率（每秒）： | 1.2M |
| 數(shù)據(jù)接口： | 串行，并聯(lián) |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 電壓電源： | 模擬和數(shù)字 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-QFP |
| 供應(yīng)商設(shè)備封裝： | 44-MQFP（10x10） |
| 包裝： | 托盤 |
| 輸入數(shù)目和類型： | 1 個差分，單極；1 個差分，雙極 |
| 配用： | EVAL-AD7723CBZ-ND - BOARD EVALUATION FOR AD7723 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁
AD7723
Rev. C | Page 6 of 32
TIMING SPECIFICATIONS
AVDD = DVDD = 5 V ± 5%; AGND = AGND1 = DGND = 0 V; fCLKIN = 19.2 MHz; CL = 50 pF; SFMT = logic low or high, CFMT = logic low
or high; TA = TMIN to TMAX, unless otherwise noted.
Table 2.
Parameter
Symbol
Min
Typ
Max
Unit
CLKIN Frequency
fCLK
1
19.2
MHz
CLKIN Period (tCLK – 1/fCLK)
t1
0.052
1
s
CLKIN Low Pulse Width
t2
0.45 × t1
0.55 × t1
CLKIN High Pulse Width
t3
0.45 × t1
0.55 × t1
CLKIN Rise Time
t4
5
ns
CLKIN Fall Time
t5
5
ns
FSI Setup Time
t6
0
5
ns
FSI Hold Time
t7
0
5
ns
FSI High Time1
t8
1
tCLK
CLKIN to SCO Delay
t9
25
40
ns
SCO Period2, SCR = 1
t10
2
tCLK
SCO Period2, SCR = 0
t10
1
tCLK
SCO Transition to FSO High Delay
t11
0
5
ns
SCO Transition to FSO Low Delay
t12
0
5
ns
SCO Transition to SDO Valid Delay
t13
5
12
ns
SCO Transition from FSI3
t14
60
tCLK + t2
SDO Enable Delay Time
t15
5
20
ns
SDO Disable Delay Time
t16
5
20
ns
DRDY High Time2
t17
2
tCLK
Conversion Time2 (Refer to Table 3 and Table 4)
t18
16/32
tCLK
CLKIN to DRDY Transition
t19
35
50
ns
CLKIN to DATA Valid
t20
20
35
ns
CS/RD Setup Time to CLKIN
t21
0
ns
CS/RD Hold Time to CLKIN
t22
20
ns
Data Access Time
t23
20
35
ns
Bus Relinquish Time
t24
20
35
ns
SYNC Input Pulse Width
t25
1
tCLK
SYNC Low Time before CLKIN Rising
t26
0
ns
DRDY High Delay after Rising SYNC
t27
25
35
ns
DRDY Low Delay after SYNC Low
t28
2049
tCLK
1 FSO pulses are gated by the release of FSI (going low).
2 Guaranteed by design.
3 Frame sync is initiated on the falling edge of CLKIN.
IOL
1.6mA
1.6V
CL
50pF
TO
OUTPUT
PIN
IOH
200
A
01186-002
Figure 2. Load Circuit for Timing Specifications
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMIS41683CANN1G | TRANSCEIVER CAN 3.3V 14-SOIC |
| AD7572AANZ03 | IC ADC 12BIT HS LC2MOS 24DIP |
| VE-25N-IW-F3 | CONVERTER MOD DC/DC 18.5V 100W |
| VE-25N-IW-F2 | CONVERTER MOD DC/DC 18.5V 100W |
| VE-20V-MX | CONVERTER MOD DC/DC 5.8V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7723BSZ1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit, 1.2 MSPS CMOS, Sigma-Delta ADC |
| AD7723BSZ-REEL | 功能描述:IC ADC 16BIT SIGMA-DELTA 44MQFP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個單端，雙極 |
| AD7723BSZ-REEL1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit, 1.2 MSPS CMOS, Sigma-Delta ADC |
| AD7724 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Dual CMOS Modulators |
| AD7724ACPZ | 功能描述:IC MOD SIGMA-DELTA DUAL 制造商:analog devices inc. 系列:* 零件狀態(tài):上次購買時間 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。