參數資料
型號： A54SX72A-BG208
廠商： Electronic Theatre Controls, Inc.
英文描述： Hex inverters with open collector outputs 14-SOIC 0 to 70
中文描述： 的SX - A系列FPGA的
文件頁數： 44/108頁
文件大小： 720K
代理商： A54SX72A-BG208
SX-A Family FPGAs
2-24
v5.1
Table 2-19
A54SX08A Timing Characteristics
(Worst-Case Commercial Conditions V
CCA
= 2.25 V, V
CCI
= 3.0 V, T
J
= 70°C)
Parameter
3.3 V PCI Output Module Timing
1
Description
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
t
DLH
Data-to-Pad Low to High
2.2
2.4
2.9
4.0
ns
t
DHL
Data-to-Pad High to Low
2.3
2.6
3.1
4.3
ns
t
ENZL
Enable-to-Pad, Z to L
1.7
1.9
2.2
3.1
ns
t
ENZH
Enable-to-Pad, Z to H
2.2
2.4
2.9
4.0
ns
t
ENLZ
Enable-to-Pad, L to Z
2.8
3.2
3.8
5.3
ns
t
ENHZ
d
TLH2
d
THL2
3.3 V LVTTL Output Module Timing
3
Enable-to-Pad, H to Z
2.3
2.6
3.1
4.3
ns
Delta Low to High
0.03
0.03
0.04
0.045
ns/pF
Delta High to Low
0.015
0.015
0.015
0.025
ns/pF
t
DLH
Data-to-Pad Low to High
3.0
3.4
4.0
5.6
ns
t
DHL
Data-to-Pad High to Low
3.0
3.3
3.9
5.5
ns
t
DHLS
Data-to-Pad High to Low—low slew
10.4
11.8
13.8
19.3
ns
t
ENZL
Enable-to-Pad, Z to L
2.6
2.9
3.4
4.8
ns
t
ENZLS
Enable-to-Pad, Z to L—low slew
18.9
21.3
25.4
34.9
ns
t
ENZH
Enable-to-Pad, Z to H
3
3.4
4
5.6
ns
t
ENLZ
Enable-to-Pad, L to Z
3.3
3.7
4.4
6.2
ns
t
ENHZ
d
TLH2
d
THL2
d
THLS2
Enable-to-Pad, H to Z
3
3.3
3.9
5.5
ns
Delta Low to High
0.03
0.03
0.04
0.045
ns/pF
Delta High to Low
0.015
0.015
0.015
0.025
ns/pF
Delta High to Low—low slew
0.053
0.067
0.073
0.107
ns/pF
Notes:
1. Delays based on 10 pF loading and 25
resistance.
2. To obtain the slew rate, substitute the appropriate Delta value, load capacitance, and the V
CCI
value into the following equation:
Slew Rate [V/ns] = (0.1*V
CCI
– 0.9*V
CCI)
/ (C
load
* d
T[LH|HL|HLS]
)
where C
load
is the load capacitance driven by the I/O in pF
d
T[LH|HL|HLS]
is the worst case delta value from the datasheet in ns/pF.
3. Delays based on 35 pF loading.
相關PDF資料
PDF描述
A54SX72A-BG208A Hex inverters with open collector outputs 14-SOIC 0 to 70
A54SX72A-BG208B Hex inverters with open collector outputs 14-PDIP 0 to 70
A54SX72A-BG208I SX-A Family FPGAs
A54SX72A-BG208M Hex inverters with open collector outputs 14-PDIP 0 to 70
A54SX72A-CQ208 Hex inverters with open collector outputs 14-SO 0 to 70
相關代理商/技術參數
參數描述
A54SX72A-CQ208 功能描述:IC FPGA SX-A 108K 208-CQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:1 系列:ProASICPLUS LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:129024 輸入/輸出數:248 門數:600000 電源電壓:2.3 V ~ 2.7 V 安裝類型:表面貼裝 工作溫度:- 封裝/外殼:352-BFCQFP，帶拉桿 供應商設備封裝:352-CQFP（75x75）
A54SX72A-CQ208B 功能描述:IC FPGA SX-A 108K 208-CQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27）
A54SX72A-CQ208M 制造商:Microsemi Corporation 功能描述:FPGA SX-A 72K GATES 4024 CELLS 217MHZ 0.25UM/0.22UM 2.5V 208 - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 171 I/O 208CQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 108K GATES 208CQFP
A54SX72A-CQ256 功能描述:IC FPGA SX-A 108K 256-CQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:1 系列:ProASICPLUS LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:129024 輸入/輸出數:248 門數:600000 電源電壓:2.3 V ~ 2.7 V 安裝類型:表面貼裝 工作溫度:- 封裝/外殼:352-BFCQFP，帶拉桿 供應商設備封裝:352-CQFP（75x75）
A54SX72A-CQ256B 功能描述:IC FPGA SX-A 108K 256-CQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:40 系列:Spartan® 6 LX LAB/CLB數:3411 邏輯元件/單元數:43661 RAM 位總計:2138112 輸入/輸出數:358 門數:- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應商設備封裝:676-FBGA（27x27）
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*