- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄352480 > A42MX16-2CQ100A (Electronic Theatre Controls, Inc.) 40MX and 42MX FPGA Families PDF資料下載
參數(shù)資料
| 型號(hào)： | A42MX16-2CQ100A |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 40MX and 42MX FPGA Families |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 98/120頁 |
| 文件大?。?/td> | 854K |
| 代理商： | A42MX16-2CQ100A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁當(dāng)前第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
79
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
Bit 0 - T0F: Timer0 Flag Bit
When the interval timer in Timer0 generates an output clock pulse (CLK
T0) the T0F bit is set
(one). If the I-bit in SREG and the T0IE bit is set (one) at T0CR the MCU will jump to the corre-
sponding Interrupt Vector. The flag is cleared when the interrupt routine is executed.
Alternatively, the flag can be cleared by writing a logical one to it.
3.13.4
Timer1
The Timer1 is an interval timer which can be used to generate periodical interrupts and as pres-
caler for Timer2, and Timer3. The Timer1 consists of a programmable 12-bit divider that input
clock (CL1) can be driven by the Timer0 output clock (CLK
T0), I/O clock (CLKI/O), Timer clock
(CLT), the external input clock (T2I) and the external input clock (T3I). The three bits T1CS[2..0]
select the input clock (CL1) for Timer1. The timer output signal can be used as prescaler clock
and as source for the Timer1 interrupt. The interrupt is maskable via the T1IE bit and also the
time interval for the timer output can be adjusted as shown in Figure 3-28 via the T1PS[2..0] bits
in the Timer1 control register T1CR. The timer interrupt flag bit (T1F) is located in the T10IFR
register.
Figure 3-28. Timer1 Block Diagram
T1PS2
T1PS1
T1PS0
CL1
INTT0
12-bit Prescaler
Input
MUX
Output MUX-Timer1
TC1/256
TC1/16
TC1/2
T1C
S
0
T1C
S
1
T1C
S
2
TC1/4
TC1/
8
TC1/
3
2
TC1/1K
TC1/4K
T1IE
CLKT0
CLKI/O
T3I
T2I
CLT
CLKT1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX24-2CQ100A | 40MX and 42MX FPGA Families |
| A42MX36-2CQ100A | 40MX and 42MX FPGA Families |
| A42MX02-2CQ100B | 40MX and 42MX FPGA Families |
| A42MX04-2CQ100B | 40MX and 42MX FPGA Families |
| A42MX09-2CQ100B | 40MX and 42MX FPGA Families |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-2CQ100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2CQ100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2CQ100I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2CQ100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-2PL100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。