- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄369347 > 784215A (NEC Corp.) MOS INTEGRATED CIRCUIT PDF資料下載
參數(shù)資料
| 型號(hào)： | 784215A |
| 廠商： | NEC Corp. |
| 英文描述： | MOS INTEGRATED CIRCUIT |
| 中文描述： | 馬鞍山集成電路 |
| 文件頁(yè)數(shù)： | 76/100頁(yè) |
| 文件大小： | 564K |
| 代理商： | 784215A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)當(dāng)前第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)
Data Sheet U14121EJ2V0DS00
76
μ
PD784214A, 784215A, 784216A, 784217A, 784218A, 784214AY, 784215AY, 784216AY, 784217AY, 784218AY
AC Characteristics
(1) Read/write operation (2/2)
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
V
DD
= 5.0 V
±
10%
0.5T
2
ns
V
DD
= 3.0 V
±
10%
0.5T
12
ns
Address active time from RD
↑
t
DRA
V
DD
= 2.0 V
±
10%
0.5T
35
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from RD
↑
to ASTB
↑
t
DRST
V
DD
= 2.0 V
±
10%
0.5T
40
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
30
ns
RD low-level width
t
WRL
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 5.0 V
±
10%
(1
+
a)T
24
ns
V
DD
= 3.0 V
±
10%
(1
+
a)T
34
ns
Delay time from address to WR
↓
t
DAW
V
DD
= 2.0 V
±
10%
(1
+
a)T
70
ns
V
DD
= 5.0 V
±
10%
0.5T
14
ns
V
DD
= 3.0 V
±
10%
0.5T
14
ns
Address hold time (from WR
↑
)
t
HRD
V
DD
= 2.0 V
±
10%
0.5T
14
ns
V
DD
= 5.0 V
±
10%
0.5T
+
15
ns
V
DD
= 3.0 V
±
10%
0.5T
+
30
ns
Delay time from ASTB
↓
to data
output
t
DSTOD
V
DD
= 2.0 V
±
10%
0.5T
+
240
ns
V
DD
= 5.0 V
±
10%
0.5T
30
ns
V
DD
= 3.0 V
±
10%
0.5T
30
ns
Delay time from WR
↓
to data
output
t
DWOD
V
DD
= 2.0 V
±
10%
0.5T
30
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from ASTB
↓
to WR
↓
t
DSTW
V
DD
= 2.0 V
±
10%
0.5T
20
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
20
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
25
ns
Data setup time (to WR
↑
)
t
SODWR
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
70
ns
V
DD
= 5.0 V
±
10%
0.5T
14
ns
V
DD
= 3.0 V
±
10%
0.5T
14
ns
Data hold time (from WR
↑
)
t
HWOD
V
DD
= 2.0 V
±
10%
0.5T
50
ns
V
DD
= 5.0 V
±
10%
0.5T
9
ns
V
DD
= 3.0 V
±
10%
0.5T
9
ns
Delay time from WR
↑
to ASTB
↑
t
DWST
V
DD
= 2.0 V
±
10%
0.5T
30
ns
V
DD
= 5.0 V
±
10%
(1.5
+
n)T
25
ns
V
DD
= 3.0 V
±
10%
(1.5
+
n)T
30
ns
WR low-level width
t
WWL
V
DD
= 2.0 V
±
10%
(1.5
+
n)T
30
ns
Remark
T: t
CYK
= 1/f
XX
(f
XX
: main system clock frequency)
a: 1 (during address wait), otherwise, 0
n: Number of wait states (n
≥
0)
www.DataSheet4U.com
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 784215AY | MOS INTEGRATED CIRCUIT |
| 784216A | MOS INTEGRATED CIRCUIT |
| 784216AY | MOS INTEGRATED CIRCUIT |
| 784217A | MOS INTEGRATED CIRCUIT |
| 784217AY | MOS INTEGRATED CIRCUIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 784215AY | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216A | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784216AY | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217A | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT |
| 784217AY | 制造商:NEC 制造商全稱(chēng):NEC 功能描述:MOS INTEGRATED CIRCUIT |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。