參數(shù)資料
型號(hào): XCV2000E-6FG680I
廠商: Xilinx Inc
文件頁(yè)數(shù): 95/233頁(yè)
文件大小: 0K
描述: IC FPGA 1.8V I-TEMP 680-FBGA
產(chǎn)品變化通告: FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝: 1
系列: Virtex®-E
LAB/CLB數(shù): 9600
邏輯元件/單元數(shù): 43200
RAM 位總計(jì): 655360
輸入/輸出數(shù): 512
門數(shù): 2541952
電源電壓: 1.71 V ~ 1.89 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 100°C
封裝/外殼: 680-LBGA 裸露焊盤
供應(yīng)商設(shè)備封裝: 680-FBGA(40x40)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)當(dāng)前第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
98
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
FG860 Differential Pin Pairs
Virtex-E devices have differential pin pairs that can also pro-
vide other functions when not used as a differential pair. A
in the AO column indicates that the pin pair can be used as
an asynchronous output for all devices provided in this
package. Pairs with a note number in the AO column are
device dependent. They can have asynchronous outputs if
the pin pair are in the same CLB row and column in the
device. Numbers in this column refer to footnotes that indi-
cate which devices have pin pairs than can be asynchro-
nous outputs. The Other Functions column indicates
alternative function(s) not available when the pair is used as
a differential pair or differential clock.
Table 25: FG860 Differential Pin Pair Summary
XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
Global Differential Clock
3
0
C22
A22
NA
IO_DLL_L34N
2
1
B22
D22
NA
IO_DLL_L34P
1
5
AY22
AW21
NA
IO_DLL_L176N
0
4
BA22
AW20
NA
IO_DLL_L176P
IO LVDS
Total Pairs: 281, Asynchronous Output Pairs: 111
00
D38
A38
2
-
10
E37
B37
1
-
2
0
C39
A37
1
VREF
30
C38
B36
1
-
40
B35
A36
-
50
D37
A35
VREF
60
A34
C37
5
-
70
B33
E36
5
-
80
C32
A33
-
90
B32
C36
VREF
10
0
D35
A32
1
-
11
0
C35
C31
1
VREF
12
0
A31
E34
-
13
0
C30
D34
VREF
14
0
E33
B30
2
-
15
0
D33
A30
2
-
16
0
B29
C33
VREF
17
0
A29
E32
-
18
0
C28
D32
2
-
19
0
B28
E31
1
-
20
0
A28
D31
1
-
21
0
C27
D30
5
-
22
0
B27
E29
-
23
0
A27
D29
VREF
24
0
D28
C26
5
-
25
0
F27
B26
5
-
26
0
C25
E27
-
27
0
B25
D27
VREF
28
0
D26
A25
1
-
29
0
E25
A24
1
-
30
0
B24
D25
-
31
0
A23
E24
VREF
32
0
E23
C23
2
-
33
0
D23
B23
2
VREF
34
1
D22
A22
NA
IO_LVDS_DLL
35
1
B21
D21
2
VREF
36
1
A21
D20
2
-
37
1
D19
C20
VREF
38
1
E19
B20
-
39
1
A19
D18
1
-
40
1
C19
E18
1
-
41
1
E17
B19
VREF
42
1
D16
A18
-
43
1
B18
E16
5
-
44
1
A17
F16
5
-
45
1
E15
C17
VREF
46
1
D14
B17
-
47
1
E14
A16
5
-
48
1
D13
C16
1
-
49
1
D12
B16
1
-
50
1
E12
A15
2
-
51
1
C11
C15
-
Table 25: FG860 Differential Pin Pair Summary
XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
相關(guān)PDF資料
PDF描述
XC6VHX255T-3FFG1155C IC FPGA VIRTEX 1156FCBGA
XC6VHX255T-2FFG1155I IC FPGA VIRTEX 1156FCBGA
XC6VHX250T-2FF1154I IC FPGA VIRTEX-6HXT 1156FCBGA
XC6VHX250T-3FFG1154C IC FPGA VIRTEX 6 251K 1156FCBGA
XC6VHX250T-2FFG1154I IC FPGA VIRTEX 6 251K 1156FCBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XCV2000E-6FG860C 功能描述:IC FPGA 1.8V C-TEMP 860-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:Virtex®-E 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA(31x31) 其它名稱:122-1789
XCV2000E-6FG860I 功能描述:IC FPGA 1.8V I-TEMP 860-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門陣列) 系列:Virtex®-E 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA(31x31) 其它名稱:122-1789
XCV2000E-6HQ240C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV2000E-6HQ240I 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
XCV2000E-7BG240C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays