參數(shù)資料
型號(hào)： XCV200-6FGG256I
廠商： XILINX INC
元件分類(lèi)： FPGA
英文描述： FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA256
封裝： FBGA-256
文件頁(yè)數(shù)： 20/24頁(yè)
文件大?。?/td> 167K
代理商： XCV200-6FGG256I
Virtex 2.5 V Field Programmable Gate Arrays
R
DS003-3 (v3.2) September 10, 2002
Module 3 of 4
Production Product Specification
1-800-255-7778
5
Virtex Switching Characteristics
All devices are 100% functionally tested. Internal timing
parameters are derived from measuring internal test pat-
terns. Listed below are representative values. For more
specific, more precise, and worst-case guaranteed data,
use the values reported by the static timing analyzer (TRCE
in the Xilinx Development System) and back-annotated to
the simulation net list. All timing parameters assume
worst-case operating conditions (supply voltage and junc-
tion temperature). Values apply to all Virtex devices unless
otherwise noted.
IOB Input Switching Characteristics
Input delays associated with the pad are specified for LVTTL levels. For other standards, adjust the delays with the values
shown in , page 6.
Description
Device
Symbol
Speed Grade
Units
Min
-6
-5
-4
Propagation Delays
Pad to I output, no delay
All
TIOPI
0.39
0.8
0.9
1.0
ns, max
Pad to I output, with delay
XCV50
TIOPID
0.8
1.5
1.7
1.9
ns, max
XCV100
0.8
1.5
1.7
1.9
ns, max
XCV150
0.8
1.5
1.7
1.9
ns, max
XCV200
0.8
1.5
1.7
1.9
ns, max
XCV300
0.8
1.5
1.7
1.9
ns, max
XCV400
0.9
1.8
2.0
2.3
ns, max
XCV600
0.9
1.8
2.0
2.3
ns, max
XCV800
1.1
2.1
2.4
2.7
ns, max
XCV1000
1.1
2.1
2.4
2.7
ns, max
Pad to output IQ via transparent
latch, no delay
All
TIOPLI
0.8
1.6
1.8
2.0
ns, max
Pad to output IQ via transparent
latch, with delay
XCV50
TIOPLID
1.9
3.7
4.2
4.8
ns, max
XCV100
1.9
3.7
4.2
4.8
ns, max
XCV150
2.0
3.9
4.3
4.9
ns, max
XCV200
2.0
4.0
4.4
5.1
ns, max
XCV300
2.0
4.0
4.4
5.1
ns, max
XCV400
2.1
4.1
4.6
5.3
ns, max
XCV600
2.1
4.2
4.7
5.4
ns, max
XCV800
2.2
4.4
4.9
5.6
ns, max
XCV1000
2.3
4.5
5.1
5.8
ns, max
Sequential Delays
Clock CLK
All
Minimum Pulse Width, High
TCH
0.8
1.5
1.7
2.0
ns, min
Minimum Pulse Width, Low
TCL
0.8
1.5
1.7
2.0
ns, min
Clock CLK to output IQ
TIOCKIQ
0.2
0.7
0.8
ns, max
相關(guān)PDF資料
PDF描述
XCV200-6FGG456I FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA456
XCV200-6PQG240I FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PQFP240
XCV200-6BGG256I FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA256
XCV200-6BGG352I FPGA, 1176 CLBS, 236666 GATES, 333 MHz, PBGA352
XD010-04S-D4FY 350 MHz - 600 MHz RF/MICROWAVE WIDE BAND HIGH POWER AMPLIFIER
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XCV200-6PQ240C 功能描述:IC FPGA 2.5V C-TEMP 240-PQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Virtex® 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計(jì):16404480 輸入/輸出數(shù):350 門(mén)數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱(chēng):122-1789
XCV200-6PQ240I 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Field Programmable Gate Arrays
XCV200-6PQG240C 制造商:Xilinx 功能描述:FPGA VIRTEX 236.666K GATES 5292 CELLS 333MHZ 0.22UM 2.5V 240 - Trays
XCV200E 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Field Programmable Gate Arrays
XCV200E-6BG240C 制造商:XILINX 制造商全稱(chēng):XILINX 功能描述:Virtex⑩-E 1.8 V Field Programmable Gate Arrays
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*