- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4171 > XC4003E-4VQ100I (Xilinx Inc)IC FPGA I-TEMP 5V 4SPD 100-VQFP PDF資料下載
參數(shù)資料
| 型號： | XC4003E-4VQ100I |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 51/68頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA I-TEMP 5V 4SPD 100-VQFP |
| 產(chǎn)品變化通告： | XC4000XL/E, XC9500XV, XC3100A Discontinuance 12/Apr/2010 |
| 標準包裝： | 1 |
| 系列： | XC4000E/X |
| LAB/CLB數(shù)： | 100 |
| 邏輯元件/單元數(shù)： | 238 |
| RAM 位總計： | 3200 |
| 輸入/輸出數(shù)： | 77 |
| 門數(shù)： | 3000 |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 100-TQFP |
| 供應(yīng)商設(shè)備封裝： | 100-VQFP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
R
May 14, 1999 (Version 1.6)
6-59
XC4000E and XC4000X Series Field Programmable Gate Arrays
6
Table 23: Pin Functions During Conguration
CONFIGURATION MODE <M2:M1:M0>
SLAVE
SERIAL
<1:1:1>
MASTER
SERIAL
<0:0:0>
SYNCH.
PERIPHERAL
<0:1:1>
ASYNCH.
PERIPHERAL
<1:0:1>
MASTER
PARALLEL DOWN
<1:1:0>
MASTER
PARALLEL UP
<1:0:0>
USER
OPERATION
M2(HIGH) (I)
M2(LOW) (I)
M2(HIGH) (I)
(I)
M1(HIGH) (I)
M1(LOW) (I)
M1(HIGH) (I)
M1(LOW) (I)
M1(HIGH) (I)
M1(LOW) (I)
(O)
M0(HIGH) (I)
M0(LOW) (I)
M0(HIGH) (I)
M0(LOW) (I)
(I)
HDC (HIGH)
I/O
LDC (LOW)
I/O
INIT
I/O
DONE
PROGRAM (I)
PROGRAM
CCLK (I)
CCLK (O)
CCLK (I)
CCLK (O)
CCLK (I)
RDY/BUSY (O)
RCLK (O)
I/O
RS (I)
I/O
CS0 (I)
I/O
DATA 7 (I)
I/O
DATA 6 (I)
I/O
DATA 5 (I)
I/O
DATA 4 (I)
I/O
DATA 3 (I)
I/O
DATA 2 (I)
I/O
DATA 1 (I)
I/O
DIN (I)
DATA 0 (I)
I/O
DOUT
SGCK4-GCK6-I/O
TDI
TDI-I/O
TCK
TCK-I/O
TMS
TMS-I/O
TDO
TDO-(O)
WS (I)
A0
I/O
A1
PGCK4-GCK7-I/O
CS1
A2
I/O
A3
I/O
A4
I/O
A5
I/O
A6
I/O
A7
I/O
A8
I/O
A9
I/O
A10
I/O
A11
I/O
A12
I/O
A13
I/O
A14
I/O
A15
SGCK1-GCK8-I/O
A16
PGCK1-GCK1-I/O
A17
I/O
A18*
I/O
A19*
I/O
A20*
I/O
A21*
I/O
ALL OTHERS
* XC4000X only
Notes
1. A shaded table cell represents a 50 k
- 100 k pull-up before and during conguration.
2. (I) represents an input; (O) represents an output.
3. INIT is an open-drain output during conguration.
Product Obsolete or Under Obsolescence
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC4003E-4VQ100C | IC FPGA C-TEMP 5V 4SPD 100-VQFP |
| AMM36DRSI | CONN EDGECARD 72POS DIP .156 SLD |
| FMC28DRXI-S734 | CONN EDGECARD 56POS DIP .100 SLD |
| XC4003E-4PQ100I | IC FPGA I-TEMP 5V 4-SPD 100-PQFP |
| XC4003E-4PG120I | IC FPGA I-TEMP 5V 4-SPD 120-CPGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC4003H | 制造商:XILINX 制造商全稱:XILINX 功能描述:Logic Cell Array Families |
| XC4003H-4PG191C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| XC4003H-4PQ208C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| XC4003H-5PG191C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| XC4003H-5PQ208C | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
發(fā)布緊急采購，3分鐘左右您將得到回復。