- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374986 > XC3S1000-5CP132I (Xilinx, Inc.) Spartan-3 FPGA Family: Complete Data Sheet PDF資料下載
參數(shù)資料
| 型號： | XC3S1000-5CP132I |
| 廠商： | Xilinx, Inc. |
| 英文描述： | Spartan-3 FPGA Family: Complete Data Sheet |
| 中文描述： | 的Spartan - 3 FPGA系列：完整的數(shù)據(jù)手冊 |
| 文件頁數(shù)： | 122/198頁 |
| 文件大?。?/td> | 1605K |
| 代理商： | XC3S1000-5CP132I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁當前第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Spartan-3 FPGA Family: Pinout Descriptions
36
www.xilinx.com
DS099-4 (v1.6) January 17, 2005
Product Specification
R
PQ208: 208-lead Plastic Quad Flat Pack
The 208-lead plastic quad flat package, PQ208, supports
three different Spartan-3 devices, including the XC3S50,
the XC3S200, and the XC3S400. The footprints for the
XC3S200 and XC3S400 are identical, as shown in
Table 23
and
Figure 11
. The XC3S50, however, has fewer I/O pins
resulting in 17 unconnected pins on the PQ208 package,
labeled as “N.C.” In
Table 23
and
Figure 11
, these uncon-
nected pins are indicated with a black diamond symbol (
).
All the package pins appear in
Table 23
and are sorted by
bank number, then by pin name. Pairs of pins that form a dif-
ferential I/O pair appear together in the table. The table also
shows the pin number for each pin and the pin type, as
defined earlier.
If there is a difference between the XC3S50 pinout and the
pinout for the XC3S200 and XC3S400, then that difference
is highlighted in
Table 23
. If the table entry is shaded grey,
then there is an unconnected pin on the XC3S50 that maps
to a user-I/O pin on the XC3S200 and XC3S400. If the table
entry is shaded tan, then the unconnected pin on the
XC3S50 maps to a VREF-type pin on the XC3S200 and
XC3S400. If the other VREF pins in the bank all connect to
a voltage reference to support a special I/O standard, then
also connect the N.C. pin on the XC3S50 to the same VREF
voltage. This provides maximum flexibility as you could
potentially migrate a design from the XC3S50 device to an
XC3S200 or XC3S400 FPGA without changing the printed
circuit board.
An electronic version of this package pinout table and foot-
print diagram is available for download from the Xilinx web-
site at
http://www.xilinx.com/bvdocs/publications/s3_pin.zip
.
Pinout Table
Table 23:
PQ208 Package Pinout
Bank
XC3S50
Pin Name
XC3S200
XC3S400
Pin Name
PQ208
Pin
Number
Type
0
IO
IO
P189
I/O
0
IO
IO
P197
I/O
0
N.C. (
)
IO/VREF_0
P200
VREF
0
IO/VREF_0
IO/VREF_0
P205
VREF
0
IO_L01N_0/
VRP_0
IO_L01N_0/
VRP_0
P204
DCI
0
IO_L01P_0/
VRN_0
IO_L01P_0/
VRN_0
P203
DCI
0
IO_L25N_0
IO_L25N_0
P199
I/O
0
IO_L25P_0
IO_L25P_0
P198
I/O
0
IO_L27N_0
IO_L27N_0
P196
I/O
0
IO_L27P_0
IO_L27P_0
P194
I/O
0
IO_L30N_0
IO_L30N_0
P191
I/O
0
IO_L30P_0
IO_L30P_0
P190
I/O
0
IO_L31N_0
IO_L31N_0
P187
I/O
0
IO_L31P_0/
VREF_0
IO_L31P_0/
VREF_0
P185
VREF
0
IO_L32N_0/
GCLK7
IO_L32N_0/
GCLK7
P184
GCLK
0
IO_L32P_0/
GCLK6
IO_L32P_0/
GCLK6
P183
GCLK
0
VCCO_0
VCCO_0
P188
VCCO
0
VCCO_0
VCCO_0
P201
VCCO
1
IO
IO
P167
I/O
1
IO
IO
P175
I/O
1
IO
IO
P182
I/O
1
IO_L01N_1/
VRP_1
IO_L01N_1/
VRP_1
P162
DCI
1
IO_L01P_1/
VRN_1
IO_L01P_1/
VRN_1
P161
DCI
1
IO_L10N_1/
VREF_1
IO_L10N_1/
VREF_1
P166
VREF
1
IO_L10P_1
IO_L10P_1
P165
I/O
1
IO_L27N_1
IO_L27N_1
P169
I/O
1
IO_L27P_1
IO_L27P_1
P168
I/O
1
IO_L28N_1
IO_L28N_1
P172
I/O
1
IO_L28P_1
IO_L28P_1
P171
I/O
1
IO_L31N_1/
VREF_1
IO_L31N_1/
VREF_1
P178
VREF
1
IO_L31P_1
IO_L31P_1
P176
I/O
1
IO_L32N_1/
GCLK5
IO_L32N_1/
GCLK5
P181
GCLK
1
IO_L32P_1/
GCLK4
IO_L32P_1/
GCLK4
P180
GCLK
1
VCCO_1
VCCO_1
P164
VCCO
1
VCCO_1
VCCO_1
P177
VCCO
2
N.C. (
)
IO/VREF_2
P154
VREF
2
IO_L01N_2/
VRP_2
IO_L01N_2/
VRP_2
P156
DCI
2
IO_L01P_2/
VRN_2
IO_L01P_2/
VRN_2
P155
DCI
2
IO_L19N_2
IO_L19N_2
P152
I/O
2
IO_L19P_2
IO_L19P_2
P150
I/O
2
IO_L20N_2
IO_L20N_2
P149
I/O
2
IO_L20P_2
IO_L20P_2
P148
I/O
2
IO_L21N_2
IO_L21N_2
P147
I/O
2
IO_L21P_2
IO_L21P_2
P146
I/O
2
IO_L22N_2
IO_L22N_2
P144
I/O
2
IO_L22P_2
IO_L22P_2
P143
I/O
Table 23:
PQ208 Package Pinout
(Continued)
Bank
XC3S50
Pin Name
XC3S200
XC3S400
Pin Name
PQ208
Pin
Number
Type
相關PDF資料 |
PDF描述 |
|---|---|
| XC4000A | LAMP |
| XC4002A | Logic Cell Array Family |
| XC4003A | Logic Cell Array Family |
| XC4004A | Logic Cell Array Family |
| XC4005A | Logic Cell Array Family |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S1000-5CPG132C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-5CPG132I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-5FG1156C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1000-5FG1156I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1000-5FG320C | 制造商:Xilinx 功能描述:FPGA SPARTAN-3 1M GATES 17280 CELLS 725MHZ 1.2V 320FBGA - Trays 制造商:Xilinx 功能描述:IC FPGA 221 I/O 320 FBGA 制造商:Xilinx 功能描述:SPARTAN-3A FPGA 1M 320-FTBGA |
發(fā)布緊急采購，3分鐘左右您將得到回復。