參數(shù)資料
型號(hào)： XC3S1000-5CP132I
廠商： Xilinx, Inc.
英文描述： Spartan-3 FPGA Family: Complete Data Sheet
中文描述： 的Spartan - 3 FPGA系列：完整的數(shù)據(jù)手冊(cè)
文件頁(yè)數(shù)： 114/198頁(yè)
文件大?。?/td> 1605K
代理商： XC3S1000-5CP132I
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)當(dāng)前第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)
Spartan-3 FPGA Family: Pinout Descriptions
28
www.xilinx.com
DS099-4 (v1.6) January 17, 2005
Product Specification
R
CP132: 132-ball Chip-Scale Package
The XC3S50 is available in the 132-ball chip-scale package,
CP132. The pinout and footprint for this package appear in
Table 19
and
Figure 10
.
All the package pins appear in
Table 19
and are sorted by
bank number, then by pin name. Pins that form a differential
I/O pair appear together in the table. The table also shows
the pin number for each pin and the pin type, as defined ear-
lier.
The CP132 footprint has eight I/O banks. However, the volt-
age supplies for the two I/O banks along an edge are con-
nected together internally. Consequently, there are four
output
voltage
supplies,
VCCO_RIGHT, VCCO_BOTTOM, and VCCO_LEFT.
An electronic version of this package pinout table and foot-
print diagram is available for download from the Xilinx web-
site at
http://www.xilinx.com/bvdocs/publications/s3_pin.zip
.
labeled
VCCO_TOP,
Pinout Table
Table 19:
CP132 Package Pinout
Bank
XC3S50 Pin Name
CP132
Ball
Type
0
IO_L01N_0/VRP_0
A3
DCI
0
IO_L01P_0/VRN_0
C4
DCI
0
IO_L27N_0
C5
I/O
0
IO_L27P_0
B5
I/O
0
IO_L30N_0
B6
I/O
0
IO_L30P_0
A6
I/O
0
IO_L31N_0
C7
I/O
0
IO_L31P_0/VREF_0
B7
VREF
0
IO_L32N_0/GCLK7
A7
GCLK
0
IO_L32P_0/GCLK6
C8
GCLK
1
IO_L01N_1/VRP_1
A13
DCI
1
IO_L01P_1/VRN_1
B13
DCI
1
IO_L27N_1
C11
I/O
1
IO_L27P_1
A12
I/O
1
IO_L28N_1
A11
I/O
1
IO_L28P_1
B11
I/O
1
IO_L31N_1/VREF_1
C9
VREF
1
IO_L31P_1
A10
I/O
1
IO_L32N_1/GCLK5
A8
GCLK
1
IO_L32P_1/GCLK4
A9
GCLK
2
IO_L01N_2/VRP_2
D12
DCI
2
IO_L01P_2/VRN_2
C14
DCI
2
IO_L20N_2
E12
I/O
2
IO_L20P_2
E13
I/O
2
IO_L21N_2
E14
I/O
2
IO_L21P_2
F12
I/O
2
IO_L23N_2/VREF_2
F13
VREF
2
IO_L23P_2
F14
I/O
2
IO_L24N_2
G12
I/O
2
IO_L24P_2
G13
I/O
2
IO_L40N_2
G14
I/O
2
IO_L40P_2/VREF_2
H12
VREF
3
IO_L01N_3/VRP_3
N13
DCI
3
IO_L01P_3/VRN_3
N14
DCI
3
IO_L20N_3
L12
I/O
3
IO_L20P_3
M14
I/O
3
IO_L22N_3
L14
I/O
3
IO_L22P_3
L13
I/O
3
IO_L23N_3
K13
I/O
3
IO_L23P_3/VREF_3
K12
VREF
3
IO_L24N_3
J12
I/O
3
IO_L24P_3
K14
I/O
3
IO_L40N_3/VREF_3
H14
VREF
3
IO_L40P_3
J13
I/O
4
IO/VREF_4
N12
VREF
4
IO_L01N_4/VRP_4
P12
DCI
4
IO_L01P_4/VRN_4
M11
DCI
4
IO_L27N_4/DIN/D0
M10
DUAL
4
IO_L27P_4/D1
N10
DUAL
4
IO_L30N_4/D2
N9
DUAL
4
IO_L30P_4/D3
P9
DUAL
4
IO_L31N_4/INIT_B
M8
DUAL
4
IO_L31P_4/DOUT/BUSY
N8
DUAL
4
IO_L32N_4/GCLK1
P8
GCLK
4
IO_L32P_4/GCLK0
M7
GCLK
5
IO_L01N_5/RDWR_B
P2
DUAL
5
IO_L01P_5/CS_B
N2
DUAL
5
IO_L27N_5/VREF_5
M4
VREF
5
IO_L27P_5
P3
I/O
5
IO_L28N_5/D6
P4
DUAL
5
IO_L28P_5/D7
N4
DUAL
5
IO_L31N_5/D4
M6
DUAL
5
IO_L31P_5/D5
P5
DUAL
5
IO_L32N_5/GCLK3
P7
GCLK
5
IO_L32P_5/GCLK2
P6
GCLK
6
IO_L01N_6/VRP_6
L3
DCI
6
IO_L01P_6/VRN_6
M1
DCI
Table 19:
CP132 Package Pinout
Bank
XC3S50 Pin Name
CP132
Ball
Type
相關(guān)PDF資料
PDF描述
XC4000A LAMP
XC4002A Logic Cell Array Family
XC4003A Logic Cell Array Family
XC4004A Logic Cell Array Family
XC4005A Logic Cell Array Family
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1000-5CPG132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-5CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-5FG1156C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-5FG1156I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-5FG320C 制造商:Xilinx 功能描述:FPGA SPARTAN-3 1M GATES 17280 CELLS 725MHZ 1.2V 320FBGA - Trays 制造商:Xilinx 功能描述:IC FPGA 221 I/O 320 FBGA 制造商:Xilinx 功能描述:SPARTAN-3A FPGA 1M 320-FTBGA
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*