- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4281 > XC2S200-5FG256C (Xilinx Inc)IC FPGA 2.5V C-TEMP 256-FBGA PDF資料下載
參數(shù)資料
| 型號： | XC2S200-5FG256C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 58/99頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 2.5V C-TEMP 256-FBGA |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | Spartan®-II |
| LAB/CLB數(shù)： | 1176 |
| 邏輯元件/單元數(shù)： | 5292 |
| RAM 位總計(jì)： | 57344 |
| 輸入/輸出數(shù)： | 176 |
| 門數(shù)： | 200000 |
| 電源電壓： | 2.375 V ~ 2.625 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 256-BGA |
| 供應(yīng)商設(shè)備封裝： | 256-FBGA（17x17） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當(dāng)前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Spartan-II FPGA Family: DC and Switching Characteristics
DS001-3 (v2.8) June 13, 2008
Module 3 of 4
Product Specification
61
R
Clock Distribution Guidelines(1)
Clock Distribution Switching Characteristics
TGPIO is specified for LVTTL levels. For other standards, adjust TGPIO with the values shown in "I/O Standard Global Clock
I/O Standard Global Clock Input Adjustments
Delays associated with a global clock input pad are specified for LVTTL levels. For other standards, adjust the delays by the
values shown. A delay adjusted in this way constitutes a worst-case limit.
Symbol
Description
Speed Grade
Units
-6
-5
Max
GCLK Clock Skew
TGSKEWIOB
Global clock skew between IOB flip-flops
0.13
0.14
ns
Notes:
1.
These clock distribution delays are provided for guidance only. They reflect the delays encountered in a typical design under
worst-case conditions. Precise values for a particular design are provided by the timing analyzer.
Symbol
Description
Speed Grade
Units
-6
-5
Max
GCLK IOB and Buffer
TGPIO
Global clock pad to output
0.7
0.8
ns
TGIO
Global clock buffer I input to O output
0.7
0.8
ns
Symbol
Description
Standard
Speed Grade
Units
-6
-5
Data Input Delay Adjustments
TGPLVTTL
Standard-specific global clock
input delay adjustments
LVTTL
0
ns
TGPLVCMOS2
LVCMOS2
–0.04
–0.05
ns
TGPPCI33_3
PCI, 33 MHz, 3.3V
–0.11
–0.13
ns
TGPPCI33_5
PCI, 33 MHz, 5.0V
0.26
0.30
ns
TGPPCI66_3
PCI, 66 MHz, 3.3V
–0.11
–0.13
ns
TGPGTL
GTL
0.80
0.84
ns
TGPGTLP
GTL+
0.71
0.73
ns
TGPHSTL
HSTL
0.63
0.64
ns
TGPSSTL2
SSTL2
0.52
0.51
ns
TGPSSTL3
SSTL3
0.56
0.55
ns
TGPCTT
CTT
0.62
ns
TGPAGP
AGP
0.54
0.53
ns
Notes:
1.
Input timing for GPLVTTL is measured at 1.4V. For other I/O standards, see the table "Delay Measurement Methodology," page 60.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XC6SLX16-L1FT256I | IC FPGA SPARTAN 6 256FTGBGA |
| 554725-5 | CONN CHAMP INNER FERRULE .450 |
| AMC40DRTN | CONN EDGECARD 80POS .100 DIP SLD |
| AMC40DRTH | CONN EDGECARD 80POS .100 DIP SLD |
| 5205817-8 | CONN D-SUB SCREWLOCK FEMALE |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XC2S200-5FG256C-ES | 制造商:Xilinx 功能描述:2S200-5FG256C-ES |
| XC2S200-5FG256I | 功能描述:IC FPGA 2.5V I-TEMP 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-II 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
| XC2S200-5FG256I-0744 | 制造商:Xilinx 功能描述: |
| XC2S2005FG456C | 制造商:Xilinx 功能描述: |
| XC2S200-5FG456C | 功能描述:IC FPGA 2.5V 1176 CLB'S 456-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-II 標(biāo)準(zhǔn)包裝:40 系列:Spartan® 6 LX LAB/CLB數(shù):3411 邏輯元件/單元數(shù):43661 RAM 位總計(jì):2138112 輸入/輸出數(shù):358 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:676-BGA 供應(yīng)商設(shè)備封裝:676-FBGA（27x27） |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。