參數(shù)資料
型號: UPSD3434EV
廠商: 意法半導(dǎo)體
英文描述: Turbo Plus Series Fast Turbo 8032 MCU with USB and Programmable Logic(帶有USB和可編程邏輯的Turbo Plus系列快速Turbo 8032 MCU)
中文描述: Turbo Plus系列高速渦輪8032 USB和可編程邏輯(帶有的USB和可編程邏輯的渦輪加系列快速渦輪8032單片機微控制器)
文件頁數(shù): 149/293頁
文件大小: 4624K
代理商: UPSD3434EV
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁當前第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁
uPSD34xx
USB interface
149/293
Figure 53.
Control transfer
25.3
Endpoint FIFOs
The uPSD34xx’s USB module includes 5 endpoints and 10 FIFOs. Each endpoint has two
FIFOs with one for IN and the other for OUT transactions. Each FIFO is 64 bytes long and
is selectively made visible in a 64-byte XDATA segment for CPU access. For efficient data
transfers, the FIFOs may be paired for double buffering. With double buffering, the CPU may
operate on the contents in one buffer while the SIE is transmitting or receiving data in the
paired buffer. uPSD34xx supported endpoints and FIFOs are shown in
Table 68
25.3.1
Busy Bit (BSY) operation
Each FIFO has a busy bit (BSY) that indicates when the USB SIE has ownership of the
FIFO. When the SIE has ownership of the FIFO, it is either writing data to or reading data
from the FIFO. The SIE writes data to the FIFO when it is receiving an OUT packet and
reads data from the FIFO when it is sending data in response to an IN packet. The CPU is
only permitted to access the FIFO when it is not busy and accesses to it while busy are
ignored. Once the IN FIFO has been written with data by the CPU, the CPU updates the
USIZE register with the number of bytes written to the FIFO. The value written to the USIZE
register tells the SIE the number of bytes to send to the host in response to an IN packet.
Once the USIZE register is written, the FIFOs busy bit is set and remains set until the data
has been transmitted in response to an IN packet. The busy bit for an OUT FIFO is set as
soon as the SIE starts receiving an OUT packet from the host. Once all the data has been
received and written to the FIFO, the SIE clears the busy bit and writes the number of bytes
received to the USIZE register.
25.3.2
Busy bit and interrupts
When the FIFO’s interrupt is enabled, a transition of the busy bit from a '1' to a '0' (when
ownership of the FIFO changes from the SIE to the CPU) generates a USB interrupt with the
corresponding flag set. For an interrupt on an IN FIFO, the CPU must fill the FIFO with the
next set of data to be sent and then update the USIZE register with the number of bytes to
send. For an interrupt on an OUT FIFO, the CPU reads the USIZE register to determine the
number of bytes received and then reads that number of data bytes out of the FIFO.
Token Packet
Data Packet
Handshake Packet
SETUP
ADDR
ENDP
CRC5
CRC16
SETUP
Stage
DATA
Stage
(Optional)
STATUS
Stage
ACK
Data0
Payload
Data (8 bytes)
Token Packet
Data Packet
Handshake Packet
IN
ADDR
ENDP
CRC5
CRC16
ACK
Data1
Payload
Data
Token Packet
Data Packet
Handshake
Packet
OUT
ADDR
ENDP
CRC5
CRC16
ACK
Data1
AI10492
相關(guān)PDF資料
PDF描述
UPSD3432 Turbo Plus Series Fast Turbo 8032 MCU with USB and Programmable Logic
UPSD3432E Turbo Plus Series Fast Turbo 8032 MCU with USB and Programmable Logic
UPSD3432E-40T6T Turbo Plus Series Fast Turbo 8032 MCU with USB and Programmable Logic
UPSD3432E-40U6T Turbo Plus Series Fast Turbo 8032 MCU with USB and Programmable Logic
UPSD3423 High Speed CMOS Logic Non-Inverting Octal Buffer/Line Drivers with 3-State Outputs 20-SOIC -55 to 125
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
UPSD3434EV-40T6 功能描述:8位微控制器 -MCU 8 BITS MICROCONTR RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
UPSD3434EV-40U6 功能描述:8位微控制器 -MCU 8 BITS MICROCONTR RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
UPSD3434EVB40T6 功能描述:8位微控制器 -MCU uPSD34x Turbo Plus Fast Turbo 8032 MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
UPSD3434EVB40U6 功能描述:8位微控制器 -MCU Turbo 8032 MCU w/USB & Programmable Logic RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
UPSD3454E-40T6 功能描述:8位微控制器 -MCU 8 BITS MICROCONTR RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT