- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379507 > UPD784037Y (NEC Corp.) 16-/8-BIT SINGLE-CHIP MICROCONTROLLERS PDF資料下載
參數(shù)資料
| 型號： | UPD784037Y |
| 廠商： | NEC Corp. |
| 英文描述： | 16-/8-BIT SINGLE-CHIP MICROCONTROLLERS |
| 中文描述： | 16-/8-bit的單晶片微控制器 |
| 文件頁數(shù)： | 71/94頁 |
| 文件大小： | 503K |
| 代理商： | UPD784037Y |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁當(dāng)前第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
71
μ
PD784035Y, 784036Y, 784037Y, 784038Y
SERIAL OPERATION (T
A
= –40 to +85
°
C, V
DD
= +2.7 to 5.5 V, AV
SS
= V
SS
= 0 V)
(1) CSI
Parameter
Symbol
Conditions
MIN.
MAX.
Unit
Serial clock cycle time
(SCK0)
t
CYSK0
Input
External clock
When SCK0 and SO0 are CMOS I/O
10/f
XX
+380
ns
Output
T
μ
s
Serial clock low-level
width (SCK0)
t
WSKL0
Input
External clock
When SCK0 and SO0 are CMOS I/O
5/f
XX
+150
ns
Output
0.5T–40
μ
s
ns
Serial clock high-level
width (SCK0)
t
WSKH0
Input
External clock
When SCK0 and SO0 are CMOS I/O
5/f
XX
+150
Output
0.5T–40
μ
s
SI0 setup time
(to SCK0
↑
)
SI0 hold time
(from SCK0
↑
)
t
SSSK0
40
ns
t
HSSK0
5/f
XX
+40
ns
SO0 output delay time
(from SCK0
↓
)
t
DSBSK1
CMOS push-pull output
(3-wire serial I/O mode)
0
5/f
XX
+150
ns
t
DSBSK2
Open-drain output
(2-wire serial I/O mode), R
L
= 1 k
0
5/f
XX
+400
ns
Remarks 1.
The values in this table are those when C
L
is 100 pF.
2.
T: Serial clock cycle set by software. The minimum value is 16/f
XX
.
3.
f
XX
: Oscillation frequency
(2) I
2
C
Parameter
Symbol
Standard mode I
2
C bus
f
XX
= 4 to 32 MHz
High-speed mode I
2
C bus
f
XX
= 8 to 32 MHz
Unit
MIN.
MAX.
MIN.
MAX.
SCL clock frequency
f
SCL
0
100
0
400
kHz
Hold time of SCL clock
low-level state
t
LOW
4.7
1.3
μ
s
Hold time of SCL clock
high-level state
t
HIGH
4.0
0.6
μ
s
Data hold time
t
HD
; DAT
300
300
900
ns
Data setup time
t
SU
; DAT
250
100
ns
Rising time of SDA and
SCL signals
t
R
1000
20+0.1Cb
300
ns
Falling time of SDA and
SCL signals
t
F
300
20+0.1Cb
300
ns
Load capacitance of
each bus line
Cb
400
400
pF
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD784038Y | 16-/8-BIT SINGLE-CHIP MICROCONTROLLERS |
| UPD784037YGK | TRANS PREBIASED DUAL NPN SOT363 |
| UPD784038YGC | RECT BRIDGE GPP 800V 1.5A KBP |
| UPD784218YGC | Cable; Leaded Process Compatible:No; Peak Reflow Compatible (260 C):No |
| UPD784218GC | Connector assemblies, Network cables; |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD784038GC-392-8BT-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD784038GC-410-8BT-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD784218AGC-382-8EU-NRE-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD784218AGC-382-8EU-SES-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD784935AGF-113-3BA | 制造商:NEC Electronics Corporation 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。