- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄378744 > uPD70F3102GJ-33-UEN (NEC Corp.) 32-/16-BIT SINGLE-CHIP MICROCONTROLLER PDF資料下載
參數(shù)資料
| 型號(hào)： | uPD70F3102GJ-33-UEN |
| 廠商： | NEC Corp. |
| 英文描述： | 32-/16-BIT SINGLE-CHIP MICROCONTROLLER |
| 中文描述： | 32-/16-BIT單片機(jī) |
| 文件頁(yè)數(shù)： | 40/82頁(yè) |
| 文件大?。?/td> | 476K |
| 代理商： | UPD70F3102GJ-33-UEN |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)當(dāng)前第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)
Preliminary Data Sheet U13844EJ2V0DS00
40
μ
PD70F3102-33
(5) Page ROM access timing (1/2)
Parameter
Symbol
Conditions
MIN.
MAX.
Unit
WAIT setup time (to CLKOUT
↓
)
<24>
t
SWK
15
ns
WAIT hold time (from CLKOUT
↓
)
<25>
t
HKW
2
ns
Data input setup time
(to CLKOUT
↑
)
<26>
t
SKID
18
ns
Data input hold time
(from CLKOUT
↑
)
<27>
t
HKID
2
ns
Off-page data input setup time
(to address)
<30>
t
SAID
(1.5 + w
D
+w) T – 28
ns
Off-page data input setup time
(to RD)
<31>
t
SRDID
(1 + w
D
+ w) T – 32
ns
Off-page RD low-level width
<32>
t
WRDL
(1 + w
D
+ w) T – 10
ns
RD high-level width
<33>
t
WRDH
0.5T – 10
ns
Data input hold time (from RD)
<36>
t
HRDID
0
ns
Delay time from RD
↑
to data
output
<37>
t
DRDOD
(0.5 + i) T – 10
ns
On-page RD low-level width
<53>
t
WORDL
(1.5 + w
PR
+ w) T – 10
ns
On-page data input setup time
(to address)
<54>
t
SOAID
(1.5 + w
PR
+ w) T – 28
ns
On-page data input setup time
(to RD)
<55>
t
SORDID
(1.5 + w
PR
+ w) T – 32
ns
Remarks 1.
T = t
CYK
2.
w: Number of waits due to WAIT
3.
w
D
: Number of waits specified by registers DWC1 and DWC2.
4.
w
PR
: Number of waits specified by register PRC.
5.
i: Number of idle states inserted when a write cycle follows the read cycle.
6.
Observe at least one of the data input hold times, t
HKID
or t
HRDID
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD71054 | MOS INTEGRATED CIRCUIT |
| UPD71054L | MOS INTEGRATED CIRCUIT |
| UPD71054L-10 | MOS INTEGRATED CIRCUIT |
| UPD71054-10 | PT 4C 4#16 PIN PLUG |
| UPD71054C | MOS INTEGRATED CIRCUIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD70F3102GJ-A33-8EU | 制造商:World Products 功能描述: |
| UPD70F3107A | 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD70F3107AA | 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD70F3107AF1-EN4 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROCONTROLLER|32-BIT|V850 CPU|CMOS|BGA|161PIN|PLASTIC |
| UPD70F3107AG(A)-UEN | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROCONTROLLER|32-BIT|V850 CPU|CMOS|QFP|144PIN|PLASTIC |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。