- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378744 > uPD70F3102GJ-33-8EU (NEC Corp.) 32-/16-BIT SINGLE-CHIP MICROCONTROLLER PDF資料下載
參數(shù)資料
| 型號： | uPD70F3102GJ-33-8EU |
| 廠商： | NEC Corp. |
| 英文描述： | 32-/16-BIT SINGLE-CHIP MICROCONTROLLER |
| 中文描述： | 32-/16-BIT單片機 |
| 文件頁數(shù)： | 36/82頁 |
| 文件大?。?/td> | 476K |
| 代理商： | UPD70F3102GJ-33-8EU |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁當前第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁
Preliminary Data Sheet U13844EJ2V0DS00
36
μ
PD70F3102-33
(d) DMA flyby transfer timing (SRAM
→
external I/O transfer) (1/2)
Parameter
Symbol
Conditions
MIN.
MAX.
Unit
WAIT setup time (to CLKOUT
↓
)
<24>
t
SWK
15
ns
WAIT hold time (from CLKOUT
↓
)
<25>
t
HKW
2
ns
RD low-level width
<32>
t
WRDL
(1 + w
D
+ w
F
+ w) T – 10
ns
RD high-level width
<33>
t
WRDH
T – 10
ns
Delay time from address, CSn to
RD
↓
<34>
t
DARD
0.5T – 10
ns
Delay time from RD
↑
to address
<35>
t
DRDA
(0.5 + i) T – 10
ns
Delay time from RD
↑
to data
output
<37>
t
DRDOD
(0.5 + i) T – 10
ns
WAIT setup time (to address)
<38>
t
SAW
Note
T – 25
ns
WAIT setup time (to BCYST
↓
)
<39>
t
SBSW
Note
T – 25
ns
WAIT hold time (from BCYST
↑
)
<40>
t
HBSW
Note
0
ns
Delay time from address to
IOWR
↓
<41>
t
DAWR
0.5T – 10
ns
Address setup time (to IOWR
↑
)
<42>
t
SAWR
(1.5 + w
D
+ w) T – 10
ns
Delay time from IOWR
↑
to
address
<43>
t
DWRA
0.5T – 10
ns
IOWR high-level width
<44>
t
WWRH
T – 10
ns
IOWR low-level width
<45>
t
WWRL
(1 + w
D
+ w) T – 10
ns
w
F
= 0
0
ns
Delay time from IOWR
↑
to RD
↑
<48>
t
DWRRD
w
F
= 1
T – 10
ns
Delay time from DMAAKm
↓
to
IOWR
↓
<49>
t
DDAWR
0.5T – 10
ns
Delay time from IOWR
↑
to
DMAAKm
↑
<50>
t
DWRDA
(0.5 + w
F
) T – 10
ns
Note
During the first WAIT sampling, when number of waits specified by registers DWC1 and DWC2 is 0.
Remarks 1.
T = t
CYK
2.
w: Number of waits due to WAIT
3.
w
D
: Number of waits specified by registers DWC1, DWC2
4.
w
F
: Number of waits inserted to source-side access during DMA flyby transfer
5.
i: Number of idle states inserted when a write cycle follows the read cycle
6.
n = 0 to 7, m = 0 to 3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD70F3102-33 | 32-/16-BIT SINGLE-CHIP MICROCONTROLLER |
| uPD70F3102GJ-33-UEN | 32-/16-BIT SINGLE-CHIP MICROCONTROLLER |
| UPD71054 | MOS INTEGRATED CIRCUIT |
| UPD71054L | MOS INTEGRATED CIRCUIT |
| UPD71054L-10 | MOS INTEGRATED CIRCUIT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD70F3102GJ33-8EU-A | 制造商:Renesas Electronics Corporation 功能描述: |
| UPD70F3102GJ-33-UEN | 制造商:NEC 制造商全稱:NEC 功能描述:32-/16-BIT SINGLE-CHIP MICROCONTROLLER |
| UPD70F3102GJ-A33-8EU | 制造商:World Products 功能描述: |
| UPD70F3107A | 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
| UPD70F3107AA | 制造商:NEC 制造商全稱:NEC 功能描述:32-Bit Single-Chip Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復。