- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378742 > UPD6451A UPD6451A Data Sheet | Data Sheet[12/1995] PDF資料下載
參數(shù)資料
| 型號： | UPD6451A |
| 英文描述： | UPD6451A Data Sheet | Data Sheet[12/1995] |
| 中文描述： | UPD6451A數(shù)據(jù)表|數(shù)據(jù)表[12/1995] |
| 文件頁數(shù)： | 19/68頁 |
| 文件大?。?/td> | 301K |
| 代理商： | UPD6451A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁當前第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁
19
μ
PD63, 63A, 64
4. TIMER
4.1 Timer Configuration
The timer is the block used for creating a remote control transmission pattern. As shown in Figure 4-1, it consists
of a 9-bit down counter (t
8
to t
0
), a flag (t
9
) permitting the 1-bit timer output, and a zero detecting circuit.
Figure 4-1. Timer Configuration
S
1
/LED
REM
Carrier
synchronous
circuit
Bit 2 of control register 0 (P3)
Carrier signal
Zero detecting circuit
9-bit down counter
t
9
t
8
t
7
t
6
t
5
t
4
t
3
t
2
t
1
t
0
T
T1
Bit 3 of control register 0 (P3)
f
X
/64
f
X
/128
Timer operation end signal
(HALT #
×
101B release
signal)
Count
clock
T0
S
相關PDF資料 |
PDF描述 |
|---|---|
| UPD6451ACX-001 | On-Screen Display Circuit |
| UPD6451AGT-101 | On-Screen Display Circuit |
| UPD6451AGT-301 | On-Screen Display Circuit |
| UPD6452CS-002 | On-Screen Display Circuit |
| UPD6452GT-102 | On-Screen Display Circuit |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| UPD6451ACX-001 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:On-Screen Display Circuit |
| UPD6451AG821 | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD6451AG822 | 制造商:Panasonic Industrial Company 功能描述:IC |
| UPD6451AGT-101 | 制造商:NEC 制造商全稱:NEC 功能描述:MOS INTEGRATED CIRCUIT CMOS LSI FOR 12lines X 24 columns CHARACTER DISPLAY ON SCREEN |
| UPD6451AGT-301 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:On-Screen Display Circuit |
發(fā)布緊急采購，3分鐘左右您將得到回復。