
vi
List of Tables
Title
Table
2–1
Page
Feature Comparisons and Functional Differences of the TVP3409/ATT20C409,
ATT21C498, and ATT20C499
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Standard Register Set
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
State Machine Register Set
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indexed Register Set
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Indexed Clock Synthesizer Configuration Registers
Standard Register Set
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Accessing the RMR Enables Indirect Access of CR0, MIR, and DIR
Control Register 0
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Control Register 1
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–10 Clock Synthesizer Control Register
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–11 Clock Synthesizer A Parameters
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–12 Clock Synthesizer A Register Set Fields
2–13 Clock Synthesizer B Parameters
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–14 Clock Synthesizer B Register Set Fields
2–15 I/O Transition and Logic-Level Combinations that Reset the State
Machine to State 0
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–16 Access to CR0, MIR, and DIR Registers
2–17 Color Modes
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–18 Color-Mode Speeds
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–19 Clock Synthesizer Reset Frequencies and FS(1,0) Terminal Logic Levels
2–20 Modulo 3 Counter Operation
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–21 Device Gain Factor (K)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–22 RS-343A Video Output Truth Table (Blank Offset Current to Equal 7.5 IRE)
2–23 RS-343A Video Output Truth Table (No Blank Offset Current)
2–24 PS/2 Video Output Truth Table (No Blank Offset Current)
2–1
2–2
2–2
2–2
2–3
2–4
2–5
2–6
2–7
2–8
2–9
2–9
2–10
2–10
2–2
2–3
2–4
2–5
2–6
2–7
2–8
2–9
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2–12
2–13
2–15
2–16
2–18
2–19
2–20
2–21
2–22
2–22
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . .
. . . . . .
. . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . .