
SPRS145G
–
JULY 2000
–
REVISED FEBRUARY 2002
125
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
–
1443
peripheral register description (continued)
Table 19. LF240xA/LC240xA DSP Peripheral Register Description (Continued)
ADDR
BIT 15
BIT 14
BIT 13
BIT 12
BIT 11
BIT 10
BIT 9
BIT 8
REG
BIT 7
BIT 6
BIT 5
BIT 4
BIT 3
BIT 2
BIT 1
BIT 0
GENERAL-PURPOSE (GP) TIMER CONFIGURATION CONTROL REGISTERS
–
EVB
07500h
—
T4STAT
T3STAT
—
T4TOADC
T3TOADC(1)
GPTCONB
T3TOADC(0)
TCOMPOEB
—
T4PIN
T3PIN
07501h
D15
D14
D13
D12
D11
D10
D9
D8
T3CNT
D7
D6
D5
D4
D3
D2
D1
D0
07502h
D15
D14
D13
D12
D11
D10
D9
D8
T3CMPR
D7
D6
D5
D4
D3
D2
D1
D0
07503h
D15
D14
D13
D12
D11
D10
D9
D8
T3PR
D7
D6
D5
D4
D3
D2
D1
D0
07504h
FREE
SOFT
—
TMODE1
TMODE0
TPS2
TPS1
TPS0
T3CON
—
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
—
07505h
D15
D14
D13
D12
D11
D10
D9
D8
T4CNT
D7
D6
D5
D4
D3
D2
D1
D0
07506h
D15
D14
D13
D12
D11
D10
D9
D8
T4CMPR
D7
D6
D5
D4
D3
D2
D1
D0
07507h
D15
D14
D13
D12
D11
D10
D9
D8
T4PR
D7
D6
D5
D4
D3
D2
D1
D0
07508h
FREE
SOFT
—
TMODE1
TMODE0
TPS2
TPS1
TPS0
T4CON
T4SWT3
TENABLE
TCLKS1
TCLKS0
TCLD1
TCLD0
TECMPR
SELT3PR
07509h
to
07510h
Reserved
FULL AND SIMPLE COMPARE UNIT REGISTERS
–
EVB
07511h
CENABLE
CLD1
CLD0
SVENABLE
ACTRLD1
ACTRLD0
FCOMPOEB
PDPINTB
STATUS
COMCONB
—
—
—
—
—
—
—
—
07512h
Reserved
07513h
SVRDIR
D2
D1
D0
CMP12ACT1
CMP12ACT0
CMP11ACT1
CMP11ACT0
ACTRB
CMP10ACT1
CMP10ACT0
CMP9ACT1
CMP9ACT0
CMP8ACT1
CMP8ACT0
CMP7ACT1
CMP7ACT0
07514h
Reserved
07515h
—
—
—
—
DBT3
DBT2
DBT1
DBT0
DBTCONB
EDBT3
EDBT2
EDBT1
DBTPS2
DBTPS1
DBTPS0
—
—
07516h
Reserved
07517h
D15
D14
D13
D12
D11
D10
D9
D8
CMPR4
D7
D6
D5
D4
D3
D2
D1
D0
07518h
D15
D14
D13
D12
D11
D10
D9
D8
CMPR5
D7
D6
D5
D4
D3
D2
D1
D0
07519h
D15
D14
D13
D12
D11
D10
D9
D8
CMPR6
D7
D6
D5
D4
D3
D2
D1
D0
0751Ah
to
0751Fh
Reserved
Indicates change with respect to the F243/F241 C242 device register maps
Indicates change with respect to the F243/F241, C242 device register maps.